市場(chǎng)中很多憑借絕妙創(chuàng )意而大獲成功的電子產(chǎn)品或設備。獨特創(chuàng )意的核心是最終能夠使一款設備從其他設備中脫穎而出、在某種情況下甚至可定義一種全新的產(chǎn)品類(lèi)型。

當然，在市場(chǎng)中定義產(chǎn)品獨特性的因素還有很多，例如低成本、率先上市或者更優(yōu)異的性能等。但是，隨著(zhù)同類(lèi)設計方案迎頭趕上，這種獨特性很快就會(huì )消失殆盡。僅靠日后逐步改進(jìn)表現得更出色的小器件，無(wú)論當下可提供何種優(yōu)勢，也會(huì )很快被其它改進(jìn)得更好的同類(lèi)競爭產(chǎn)品所超越。

真正成功的訣竅是搶先開(kāi)發(fā)出獨特的器件創(chuàng )意與概念，并將其轉變成可為用戶(hù)實(shí)現理想體驗的功能器件。為實(shí)現這一目的，我們需要站在用戶(hù)的角度上設身處地地探究一款全新產(chǎn)品是如何實(shí)現互動(dòng)性與功能性的。

毫無(wú)疑問(wèn)，在著(zhù)手進(jìn)行產(chǎn)品原型設計之前我們需要開(kāi)發(fā)出創(chuàng )意原型。

抓住靈感

這樣，您可獲得一個(gè)絕妙的創(chuàng )意。在進(jìn)行創(chuàng )造性電子產(chǎn)品設計時(shí)，您的頭腦中出現了一個(gè)概念：這個(gè)概念有可能突破現有產(chǎn)品的局限性并勾畫(huà)出其應用方式，從而重新定義某一市場(chǎng)領(lǐng)域。

身為設計師的您或您的團隊在長(cháng)期的磨礪中掌握了將上述創(chuàng )意轉變?yōu)楝F實(shí)的技能，按照正常流程，接下來(lái)就得著(zhù)手開(kāi)發(fā)支持設計規范中所定義的概念的硬件與軟件（通常是照此順序）。但這樣一來(lái)，當您開(kāi)始創(chuàng )建硬件原型時(shí)，還沒(méi)有從用戶(hù)角度充實(shí)自己的創(chuàng )意。

為了真正探索與發(fā)掘用戶(hù)對您的最新概念的體驗，第一步是要改變您對設計中工程細節過(guò)度關(guān)注的習慣。

因此，先不要考慮可使您的設計實(shí)現預期正常功能所需要的處理器、外設以及軟件程序。相反，您應該將注意力集中到廣泛的用戶(hù)體驗上來(lái)完成原型設計，這樣您便可以探索可行選項，獲得他人的反饋意見(jiàn)，并了解其如何與外界互動(dòng)。您需要驗證自己的創(chuàng )意是否現實(shí)可行。

共感機制

假設您所構思的器件具有一系列連接用戶(hù)及外部系統的常見(jiàn) I/O 外設， 包括一個(gè) LCD 屏幕（可能是一個(gè)觸摸屏）、數個(gè)控制與按鈕、幾個(gè) LED 指示燈以及一些 I/O 連接等。

為了測試和探索這些 I/O 器件如何將您的創(chuàng )意傳達給用戶(hù)，您需要創(chuàng )建基本的功能性智能來(lái)驅動(dòng)這些器件。此時(shí)的正常步驟是開(kāi)發(fā)實(shí)現上述目的所需要的軟件與硬件，然后再根據不同用戶(hù)界面行為不斷調整與改變相關(guān)結構。

  過(guò)，您很快就會(huì )返回到硬件邏輯、外設驅動(dòng)器以及軟件程序的詳細設計層面。您對用戶(hù)體驗進(jìn)行全面、高度關(guān)注會(huì )喪失殆盡，于是再次回到產(chǎn)品原型設計的老路，而靈光乍現的創(chuàng )意已經(jīng)鳥(niǎo)無(wú)影蹤。

在某種程度上，FPGA 可解決上述難題。借助 FPGA，每次重要設計迭代不再需要創(chuàng )建全新的物理硬件，因而可以提供一條更加輕松地探索設計選項和替代方案的可行之路。只需改變嵌入式硬件設計，然后以真正燒錄與學(xué)習 (burn & learn) 的方式將修改過(guò)的版本加載到 FPGA 即可。但是采用傳統 HDL 輸入方法修改設計會(huì )使您再次陷入扼殺創(chuàng )意而過(guò)分關(guān)注細枝末節的艱澀編碼環(huán)境中。

圖 2：FPGA 主機平臺數字 I/O 儀器。

不過(guò)，還有另一個(gè)方法。對于這種探索性設計，此前未曾使用過(guò)的一種方法是采用 FPGA 嵌入式虛擬測試儀器，例如由 DelphiScript 等高級腳本語(yǔ)言驅動(dòng)的多位寬 I/O 儀器塊。這些智能 IP 為創(chuàng )建、控制以及調節設計中用戶(hù)互動(dòng)提供了一種潛在的便捷方法。

智能儀器

圖 3：NanoBoard 3000：智能、互連與多功能。

虛擬儀器建立在預配置軟硬件 IP 塊的基礎之上，可幫助您主動(dòng)監控和控制 FPGA 設計中正在運行的內部結構。用戶(hù)創(chuàng )建的腳本可用來(lái)控制儀器，從而可使一定水平的“智能性”能夠控制設計中所連接的任何 I/O 信號。

在這種基本層面，我們可輕松配置嵌入式 I/O 儀器并為其編寫(xiě)腳本，以用于感測開(kāi)關(guān)、切換 LED 和激活 I/O 端口等。只有將創(chuàng )意應用到包含各種實(shí)用外設并具備改進(jìn)與擴展這些外設能力的智能 FPGA 硬件開(kāi)發(fā)平臺，創(chuàng )意才能切實(shí)可用。

如果這種硬件開(kāi)發(fā)系統還能夠通過(guò)基于 USB 的 JTAG 鏈路與基于 PC 的設計軟件進(jìn)行高級通信，并且軟件包含適用于電路板外設的隨時(shí)可用型 IP，那么事情就會(huì )變得更加有趣�；�于 FPGA 的 IP 塊和儀器控制器采用基于原理圖或圖標的高級設計采集系統，可連接到一起快速創(chuàng )建完整的功能 I/O 系統，最終通過(guò)簡(jiǎn)單而強大的腳本進(jìn)行控制。

對上述方法的一項有價(jià)值的補充是‘定制’虛擬儀器。該儀器可提供用于創(chuàng )建綜合圖形界面的空白背景，其在 PC 上顯示為一個(gè)儀表盤(pán)。通過(guò)從各種選項中拖拉和配置數字讀出、滑塊控件、按鈕以及標簽等用戶(hù)界面對象，我們可以迅速創(chuàng )建定制 GUI 面板。在內部腳本控制下，可以為面板上的每個(gè)元素分配一個(gè) I/O 信號與行為。

圖 4：探索創(chuàng )意的快捷方法

您可以選擇采用一個(gè)開(kāi)發(fā)板腳本界面將整個(gè)系統集成在一起，在此您可利用該界面創(chuàng )建一個(gè)“主”腳本，以便進(jìn)一步控制整個(gè)過(guò)程。這樣將有助于您將重要嵌入式儀器的功能融為一體，從而創(chuàng )建更加高級的界面系統，而與此同時(shí)仍然可以采用相對簡(jiǎn)單易用的調試腳本。

盡管還不那么顯而易見(jiàn)，但下面要講的正是關(guān)鍵所在。利用這種方法測試并探索概念與創(chuàng )意，我們無(wú)需再進(jìn)行詳細的設計。無(wú)需再開(kāi)發(fā)低級硬件、無(wú)需編寫(xiě)詳細的軟件代碼，我們即可擁有一個(gè)具有設計典型智能的功能系統——就像是從用戶(hù)的角度實(shí)現了您的創(chuàng )意。

專(zhuān)注于創(chuàng )意探索

最終結果是我們可以在短時(shí)間內測試、探索和調試該創(chuàng )意以及用戶(hù)體驗該創(chuàng )意的方式�；�本創(chuàng )意的軟件組件可以通過(guò)您編寫(xiě)的腳本中所包含的智能性得以表現，而采用高級設計采集系統將少數 IP 塊連接起來(lái)即可創(chuàng )建出響應功能性智能的外部硬件。

上述設計方法的真正重要優(yōu)勢是在整個(gè)設計過(guò)程中消除了細節設計的干擾。創(chuàng )意能夠得到充分發(fā)揮，用戶(hù)互動(dòng)與體驗能夠經(jīng)過(guò)測試， 還可以開(kāi)發(fā)探索其他替代概念，實(shí)現這一切可能只需要幾分鐘，并且無(wú)需真實(shí)硬件支持。

在設計電子產(chǎn)品時(shí)您實(shí)際創(chuàng )造的東西最終表現為用戶(hù)體驗。產(chǎn)品成功的關(guān)鍵是將您作為一名設計師所閃現出來(lái)的創(chuàng )意完全轉變?yōu)橛脩?hù)體驗，而本文闡述的方法可有效幫助您擺脫陷入細枝末節的低級設計。

到開(kāi)始細節設計的時(shí)候，您已經(jīng)明確了自己的設計方向，而且擁有大部分概念性的硬件框架。這些框架也可通過(guò)快捷的高級方法得以實(shí)現——不過(guò)這就不是本文所要討論的內容了。