隨著(zhù)微電子制造業(yè)的發(fā)展，制作高速、高集成度的CMOS電路已迫在眉睫，從而促使模擬集成電路的工藝水平達到深亞微米級。因為諸如溝道長(cháng)度、溝道寬度、閾值電壓和襯底摻雜濃度都未隨器件尺寸的減小按比例變化，所以器件的不匹配性隨著(zhù)器件尺寸的減小越加明顯。在短溝道CMOS電路中由于不匹配性引起的特性變化可能會(huì )限制器件尺寸的減小而影響工藝水平的發(fā)展，這樣不匹配性的消除就顯得更重要。

　　1 差分放大器性能

　　差分放大器的目的是抑制共模輸出，增大差模輸出。期望差模輸出電壓隨差模輸入電壓的變化而成比例變化。任意信號中的共模輸入部分在電路中必須受到抑制。在理想對稱(chēng)的差分放大器中，每邊的輸出值都等于另外一邊的輸出值。當Vi1=－Vi2時(shí)，有Vo1=-Vo2，此時(shí)放大器是理想對稱(chēng)的。換言之，當輸入是理想的差模電壓(Vic=0)時(shí)，輸出也是純粹的差模形式的電壓(Voc=0)，因此Adm-cm=0。類(lèi)似的，當只輸入共模電壓(Vid=0)時(shí)，Acm-dm=0。但是，即使在理想對稱(chēng)的差分放大器中，也不可能做到Acm=0。何況，即使標稱(chēng)相同的器件也會(huì )因為制造工藝的原因，存在有限的不匹配(失配)。因此非理想差分放大器本身還存在不匹配現象。

　　差分放大器性能的一個(gè)重要方面就是所能檢測到的最小直流和交流差模電壓。放大器的不匹配效應和溫漂都在輸出端產(chǎn)生了難以區分的直流差模電壓。同樣，不匹配效應和溫漂會(huì )使非零的共模輸入一差模輸出增益非零的差模輸入一共模輸出增益增大。非零的Acm-dm對于放大器尤其重要，因為它將共模輸入電壓轉換為差模輸出電壓，但在下一級輸入時(shí)，卻被當作差模電壓信號。

　　如圖1所示，當Vin=0，且完全對稱(chēng)，Vout=0，但在失配存在的情況下，Vout≠0。對于差分放大器來(lái)說(shuō)，不匹配效應對直流性能的影響主要在兩個(gè)方面：輸人失調電壓和輸入失調電流，這兩個(gè)參量描述了差分放大器中直流性能的一些輸入參考效應。如圖2所示，一個(gè)匹配的放大器的直流特性和一個(gè)失調電壓源串聯(lián)在輸入端、失調電流源并聯(lián)在輸入端的時(shí)理想放大器的直流特性完全一致。只有當這兩個(gè)參量都存在的情況下，失調模型才是正確的。

　　2 工藝消除失配

　　將處在飽和區的MOS管的特性表述為：1/2μCoxW/L(VGS-VTH)2。對于兩個(gè)標稱(chēng)相同的晶體管，μ,Cox，W，L以及VTH之間的失配導致了漏極電流的失配(VGS固定)或柵源電壓的失配(漏極電流固定)。直觀(guān)上可以認為，隨著(zhù)W與L的增加，他們的相對失配，△W／W與△L／L會(huì )分別減小，也就是越大的器件表現出越小的失配。一個(gè)更重要的觀(guān)察結果是，隨著(zhù)晶體管面積(W／L)的增加，所有的失配都減小。例如，增大W會(huì )使△W／W與△L／L都減小。這是因為隨著(zhù)WL，的增加，隨機變化經(jīng)歷更大的“求平均”過(guò)程，因此其幅值下降了。對于圖3所示的情況，有△L2<△L1。這是因為，如果該器件被看成許多小晶體管的并聯(lián)，如圖3所示，若每一個(gè)寬度為W0，那么可以得出等效長(cháng)度為：

　　式中：△L0是寬為W0的晶體管長(cháng)度變化的統計值。等式表明，對于給定的W0，隨著(zhù)n的增加，Leq的變化減小，如圖4所示。

　　上述結論也可以擴展到其他器件參數。例如，假定：器件面積增加，μCox與VTH有更小的失配。如圖5所示，理由是，大尺寸晶體管可以分解為寬長(cháng)分別為W0和L0小單元晶體管的串并聯(lián)。其中，每個(gè)單元都呈現出(μCox)j與VTHj。對于給定的W0與L0，μCox與VTH經(jīng)歷更大的平均過(guò)程，致使大尺寸晶體管之間的失配更小。

　　3 版圖方法減少失配

　　針對電路設計中，特別是全差動(dòng)電路中的不對稱(chēng)而產(chǎn)生的電路失調，盡管有些失配是不可避免的，但是在版圖設計中，可通過(guò)器件對稱(chēng)設計，使晶體管方面優(yōu)化，對所關(guān)心的器件及周?chē)�環(huán)境進(jìn)行對稱(chēng)性設計，盡量減少因工藝制造原理而引起的失配。

　　如圖6(a)所示，如果兩個(gè)MOS管按圖6(b)那樣沿不同方法放置，由于在光刻及圓片加工的許多步驟中沿不同軸向的特性大不一樣，就會(huì )產(chǎn)生很大失配。因而圖6(c)和(d)的方案更合理一些。這兩者的選擇是由一種稱(chēng)作“柵陰影”的細微效應決定的。

　　如圖7(b)所示，為了避免溝道效應，通常在源一漏離子注入時(shí)把注入方向(或圓片方向)傾斜7°左右，這樣柵極多晶硅就會(huì )阻擋一部份離子，形成陰影區。結果，在源區或漏區就有一條窄區，它接收的注入較小，因而在注入退火之后，使源區和漏區邊緣的擴散產(chǎn)生了細微的不對稱(chēng)。

　　圖7(a)給出考慮有柵陰影存在時(shí)的結構圖，在圖中，如果陰影區出現在源區(或漏區)，那么這兩個(gè)器件不會(huì )因陰影導致不對稱(chēng)。在圖中，即使標出了這兩個(gè)管子在陰影區的源(或漏)極，這兩個(gè)MOS管也不一樣，這是因為M1管源區的右邊是M2管，而M2管源區的右邊是場(chǎng)氧。同樣，M1和M2左邊的結構也不一樣。就是說(shuō)在制造過(guò)程中，M1和M2周?chē)�的工藝步驟不一致。因此圖8所示的結構更好。

　　圖8所示結構固有的不對稱(chēng)性可以通過(guò)在晶體管兩邊加兩個(gè)虛擬MOS管的方法加以改進(jìn)，因為這可以使M1和M2管周?chē)�的環(huán)境幾乎相同，如圖9所示。

　　同時(shí)，在對稱(chēng)軸的兩邊保持相同環(huán)境也很重要。例如，在版圖中，只有一個(gè)MOS管旁邊有一條無(wú)關(guān)的金屬線(xiàn)通過(guò)，這會(huì )降低對稱(chēng)性，增大M1和M2之間的失配。在這種情況下，也可以在另一邊放置一條相同的金屬線(xiàn)(見(jiàn)圖10)，最好的辦法就是去掉引起不對稱(chēng)的金屬線(xiàn)。

　　對于大的晶體管，對稱(chēng)性就變得更困難了。例如，在圖11所示的差分對中，為使輸人失調電壓較小，這兩個(gè)晶體管的寬度都比較大，但沿x軸方向的梯度會(huì )引起明顯的失配。為了減小失配，可以采用“共中心”的布局方法。這樣沿x軸和y軸方向的一階梯度效應就會(huì )互相抵消。如圖12所示，這種布局把M1和M2都分成兩個(gè)寬度為原來(lái)50％的晶體管，沿對角放置且并聯(lián)連接。然而，在版圖上布線(xiàn)很困難，經(jīng)常會(huì )導致如圖13所示的系統不對稱(chēng)，或者線(xiàn)對地電容及線(xiàn)間電容的不同而引起整體不對稱(chēng)。對于規模大一點(diǎn)的電路，如運放，則引走線(xiàn)可能過(guò)于復雜而無(wú)法實(shí)現。

　　線(xiàn)性梯度效應，也可像圖12所示，通過(guò)“一維”交叉耦合的辦法得到抑制。這里，所有四個(gè)寬度為50％的晶體管一字排開(kāi)，M1和M2可由相鄰兩個(gè)晶體管與相距最遠的兩個(gè)晶體管分別相連構成，也可由兩組相間隔的晶體管分別相連構成。

　　為分析該結構中的梯度效應，假設每?jì)蓚�(gè)相鄰的半寬晶體管之間的柵氧電容變化為△Cox。將M1a和M4a并聯(lián)，得到：

　　因此，這種類(lèi)型的交叉耦合抵消了梯度效應的影響。若用圖13所示的組合可得：

　　式(4)和式(5)顯示，圖13所示的方法消除誤差的能力較差。

　　4 結 語(yǔ)

　　針對CMOS差動(dòng)放大器晶體管的不匹配，從理論上深刻分析其不匹配原因，介紹電路設計方法和版圖設計方法進(jìn)行失調電壓的消除，并對所提出的電路技術(shù)進(jìn)行仿真驗證，能夠達到降低失調電壓的效果。