盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒(méi)有可能付諸實(shí)用，而且這項技術(shù)的實(shí)際發(fā)展速度也相對緩慢，目前很大程度上仍停留在“紙上談兵”的階段。不過(guò)，許多芯片制造商仍在竭力推進(jìn)基于TSV的3D芯片技術(shù)的發(fā)展并為其投入研發(fā)資金，這些廠(chǎng)商包括IBM,Intel，三星，東芝等等，3D芯片技術(shù)的優(yōu)勢在于可以在不需要改變現有產(chǎn)品制程的基礎上增加產(chǎn)品的集成度，從而提高單位芯片面積內的晶體管數量。

　　在最近舉辦的GSA存儲大會(huì )上，芯片制造業(yè)的四大聯(lián)盟組織-IMEC, ITRI, Sematech以及SEMI都展示了他們各自在基于TSV的3D芯片技術(shù)方面的最新進(jìn)展。

　　SEMI聯(lián)盟組織旗下的一個(gè)3D芯片技術(shù)工作組本周召開(kāi)了第一次聯(lián)合會(huì )議，會(huì )上他們草擬出了一套TSV技術(shù)用晶圓坯以及制造用設備的標準。SEMI聯(lián)盟組織旗下共有三個(gè)與3D芯片技術(shù)有關(guān)的工作組，而且他們目前還在組織第四個(gè)與之有關(guān)的工作組，這個(gè)新成立的工作組將由芯片生產(chǎn)用設備制造行業(yè)的老大應用材料公司領(lǐng)銜。

　　而另外一個(gè)工業(yè)聯(lián)盟組織Sematech也在積極拓展自己的3D芯片研發(fā)計劃。令人稍感意外的是，Analog Devices最近也宣布加入了由Sematech組織的“3D芯片設計啟動(dòng)中心”組織，目前該組織的成員有Altera, LSI, 安森美半導體以及高通等幾家。

　　3D堆疊技術(shù)的誘因：

　　另外一些組織和公司也都在積極開(kāi)發(fā)基于TSV的3D芯片技術(shù)。究其原因，是因為許多芯片廠(chǎng)商都擔心將來(lái)繼續縮減制程尺寸時(shí)，所花費的成本將難以承受，甚至不久的將來(lái)可能會(huì )被迫停止芯片制程縮減方面的研發(fā)。

　　所有這些行動(dòng)表明，除了向二維方向縮減制程尺寸之外，業(yè)界也在積極考慮向三維TSV芯片堆疊方向發(fā)展的方案。多年以來(lái)，芯片制造商一直在談?wù)摶�于TSV的3D芯片堆疊技術(shù)，不過(guò)除了在CMOS圖像傳感器領(lǐng)域有推出過(guò)采用類(lèi)似技術(shù)的產(chǎn)品之外，這項技術(shù)還遠遠沒(méi)有進(jìn)入主流范疇，導致這種現象的原因則是研發(fā)成本高，缺乏標準等因素。

　　2.5D與3D芯片堆疊技術(shù)：

2.5D芯片堆疊結構

　　理論上說(shuō)，3D芯片堆疊技術(shù)的實(shí)現可分兩步走，第一階段是先采用借助硅中間互連層的2.5D技術(shù)，這種技術(shù)中雖然也有使用TSV技術(shù)，但如上圖所示，功能芯片(chip1/2)中并沒(méi)有制出TSV結構，而是把TSV結構設置在專(zhuān)門(mén)的襯底中，功能芯片通過(guò)microbump與中間互連層(interposer)連接，再通過(guò)一層TSV襯底連接到3D芯片封裝用襯底上；而第二階段則會(huì )將TSV結構直接植入功能芯片之中。

　　而現在，多家組織已經(jīng)組建了許多新的，面向主流應用的3D芯片堆疊項目組。舉例而言，Semtech組織便正在與IBM公司進(jìn)行這方面的合作，這個(gè)項目的目標是將模數轉換器芯片與DSP芯片利用TSV 3D堆疊技術(shù)連接在一起，這兩種芯片將通過(guò)一層中間互聯(lián)層（interposer）連接在一起，該互連層的峰值帶寬可超過(guò)1.3Tbps.

　　3DIC技術(shù)在內存領(lǐng)域的應用熱點(diǎn)：Wide I/O

　　另外，以Hynix，三星等為首的組織則在積極推廣可將TSV 3D堆疊技術(shù)帶入主流應用領(lǐng)域的另外一項計劃，即Wide I/O內存接口技術(shù)，這項技術(shù)面向手機，平板電腦等相關(guān)產(chǎn)品。

　　
三星的Wide I/O內存芯片內部結構

　　JEDEC組織目前還在審核Wide I/O內存接口技術(shù)標準，這種內存接口的位寬達512bit，可以增大內存芯片與邏輯芯片之間的數據傳輸帶寬，其峰值傳輸率可達12.8GB/s，帶寬要比常規的LP DDR2接口高出了3倍之多。

　　LPDDR2是目前移動(dòng)設備用內存的主流接口標準。而Wide I/O則是三星等廠(chǎng)商計劃用于取代LPDDR2的接口標準，Wide I/O計劃將分兩個(gè)階段實(shí)現，第一階段的Wide I/O將實(shí)現將4塊內存芯片通過(guò)TSV技術(shù)實(shí)現互聯(lián)，組建高位寬4通道芯片，然后再利用TSV技術(shù)將這種高位寬4通道芯片堆疊在一起。高位寬4通道芯片內部的四塊芯片采用微凸焊(microbump或稱(chēng)μ-bump)互聯(lián)的方法實(shí)現相互連接。據預測，采用這種技術(shù)的產(chǎn)品有望在2014/2015年間出現，不過(guò)也有人認為這項技術(shù)實(shí)用化可能需要更多的時(shí)間。

　　Rambus公司高級副總裁兼半導體業(yè)務(wù)部門(mén)的總經(jīng)理Sharon Holt則認為，由于這項技術(shù)十分復雜加上高額的研發(fā)成本，因此基于TSV的Wide I/O接口技術(shù)可能要再過(guò)“5-10年”才有望實(shí)用化。同時(shí)他還認為業(yè)界不太可能直接從現有的LPDDR2標準轉換到Wide I/O標準，因為從時(shí)間上看，LPDDR2技術(shù)去年便已經(jīng)有實(shí)際的產(chǎn)品問(wèn)世，而Wide I/O技術(shù)現在看則仍是八字還沒(méi)一撇。