在平常的低頻數模混合電路應用中，最容易出現的是共路耦合干擾，而不是串擾。下面就以一個(gè)很容易出問(wèn)題的設計應用為例帶大家分析一下共路耦合干擾。

應用情景：

系統分為A、B兩部分，A部分輸出視頻信號給B，再經(jīng)由B板輸出；B板為A板提供電源（開(kāi)關(guān)電源，DC12V，紋波幅度200mV，50KHz）。

四根線(xiàn)捆在一起，長(cháng)為30cm，為方便計算將其等效為如下四芯線(xiàn)模型（假設A板GND與AGND鋪銅連接――即只有GND，B板GND與AGND隔離）：

干擾分析：

先對線(xiàn)間串擾進(jìn)行分析，串擾分容性串擾和感性串擾。按情景粗略估計容性串擾和感性串擾值都比較小，但這里還是通過(guò)簡(jiǎn)化模型計算來(lái)計算一下串擾值的大小，好與共路耦合干擾做一下對比。

先分析一下容性串擾值（只分析12V對Vo的容性串擾值）。

簡(jiǎn)化后的模型如下：

12V電源線(xiàn)與Vo之間的互電容為C₁₂；Vo線(xiàn)兩端分別是A板源阻抗R_S和B板目標阻抗R_L，均為75歐；Vo對地電容為C2。聚乙稀材料相對介電常數為2.3，考慮到中間的氣隙，使用1.8代替2.3。（對容性串擾，為方便畫(huà)圖，將干擾源畫(huà)到A板側，無(wú)影響。）

C₂＝1.8*0.3m*3.38/(0.14*log(4*2mm/0.5mm)) =10.8pF

C₁₂=C₂＝10.8pF（近似估算）

串擾電壓V_SC＝V₁*Z₂/（Z₁+Z₂）

Z2=|(-j/(2π*50k*10.8pF)||75||75)|=37.5

Z1=|-j/(2π*50k*10.8pF)|=294k

串擾電壓值為200mV*37.5/294k=25.6uV

這樣小的串擾電壓不至于對1V峰峰值的視頻信號造成有害干擾。（信噪比為20log(0.5V/25.6uV)=86dB，而一般攝相機輸出信噪比為50dB，所以容性串擾對信號的影響可以忽略不計的。）

下面分析一下感性串擾：

把模型簡(jiǎn)化為兩個(gè)環(huán)形線(xiàn)圈的互感引起的干擾，將兩環(huán)路的電感分別等效到視頻信號和12V上。

兩個(gè)線(xiàn)圈之間的互感是（沒(méi)有找到公式，自己大概推導一下——具體步驟就不寫(xiě)了。）：

M12＝μ*0.3m*ln((1.414*2mm+0.5mm/2)/(2mm-0.5mm/2))/π

=4*(10^-7)*π/π*ln1.759

=0.226μH

B板負載RP等效為50歐電阻并100uF電容（等效串聯(lián)電阻ESR計為0.5歐）。則12V與地構成的回路中電流交流成分幅度值為：

I₁＝200mV/(50||(0.5-j/(50kHz*2*3.14*100uF)))=200mV/(50||(0.5-j0.03))=400mA

可見(jiàn)通過(guò)電容的交流電流還是比較大的，而這里對電流交流成分起決定性作用的是電容的ESR值。低ESR的電容有更好的濾波效果。

那么可以得出感性串擾電壓值為：

V_SL＝I₁*M₁₂＝400mA*0.226uH=0.09uV

呵呵，感性串擾引起的干擾比容性串擾值還要小很多，更不會(huì )引起可見(jiàn)的視頻干擾。（注：并不是任何場(chǎng)合都是感性串擾小于容性串擾，而且也不一定都是很小的值，當頻率升到100M左右數量級的時(shí)候這些值就會(huì )比較大了，而且那時(shí)感性串擾往往會(huì )比容性串擾更明顯。）

下面就有請我們今天的主角登場(chǎng)吧——共路耦合干擾。

對于A(yíng)板，我們可以單點(diǎn)接地，也可以視情況做全面鋪銅而不區分GND和AGND，處理得當的話(huà)效果和單點(diǎn)接地接近。而對B板，我們可以選擇單點(diǎn)連接、整板鋪銅或是斷開(kāi)。如果單從單板設計角度來(lái)考慮，單點(diǎn)接地和整板鋪銅都是沒(méi)有問(wèn)題的。但在這個(gè)系統中，B板地布的再好，只要AGND和GND連這就會(huì )導致共路干擾！唯一的選擇就是GND和AGND在B板上不連接！

看一下在B板GND和AGND單點(diǎn)連接或鋪銅連接的情況：

可以看到開(kāi)關(guān)噪聲從12V輸出后有三條返回路徑，L1＝L2＝L3＝L4。

每根線(xiàn)自感按半匝線(xiàn)圈估算，一匝線(xiàn)圈電感值約為0.253uH，則每根線(xiàn)電感為0.13uH。對50kHz信號呈現阻抗為j2*3.14*50k*0.13uH＝j(luò )40 mΩ。另外線(xiàn)路本身驅膚效應及導線(xiàn)本身電阻引進(jìn)的阻抗也差不多在30-50 mΩ，也按40 mΩ算，則總的阻抗值為40*1.414＝56 mΩ。不要小看這56 mΩ哈，看它給我們帶來(lái)了什么？？！

那么落在RL兩端的50kHz信號幅度為：

V_L=V₁*(Z₄||Z₂)/(Z₁+Z_P+(Z₄||Z₂))*(R_L/(R_L+ Z₁+R_S))

=200mV*28mΩ/(560 mΩ+j60 mΩ)*(75Ω/150Ω)

=5mV

對于一個(gè)電源來(lái)說(shuō)，5mV不算什么了不起，不過(guò)，對弱信號來(lái)說(shuō)這已經(jīng)是一個(gè)很“可觀(guān)”的噪聲（如果終端顯視器75歐阻抗匹配電阻未拉入的話(huà)將是10mV）。信號的信噪比一下子變?yōu)?0log(500mV/5mV)＝40dB。另外再考慮實(shí)際有效視頻信號占的幅度峰峰要小于1V（1V包含同步頭），實(shí)際的信噪比還會(huì )更低一些。這樣的干擾強度已經(jīng)對視頻信號起到影響！視頻信號行頻為1/64us=15625Hz，干擾源頻率為50kHz，可以在監視器上看到淡淡的細紋，細紋間隔大致為6個(gè)行（間掃）。另外，只要干擾源頻率不是場(chǎng)頻的整數倍，我們就能在監視器上看到滾動(dòng)的橫紋。這些都是經(jīng)過(guò)我驗證過(guò)的。

引記：

通過(guò)這些相關(guān)的計算可以對容性串擾、感性串擾和共路干擾有一個(gè)更加深入的理性的認識。從定性到定量，可以讓我們更好的理解這些干擾在我們設計中扮演的角色，也讓我們能夠更從容的處理我們的設計。如果不能過(guò)渡到量化這一階段來(lái)，我們接觸越多的東西只會(huì )變得更加迷茫，很多設計中的規則我們都知道什么樣好，什么樣不好，但當多條規則沖突的時(shí)候我們可能就會(huì )手足無(wú)措，如何取舍？這就需要我們對這些沖突起到的影響量化。

舉個(gè)簡(jiǎn)單的例子，大家都說(shuō)布線(xiàn)盡可能少走過(guò)孔，因為過(guò)孔會(huì )引入信號畸變�？墒峭ㄟ^(guò)信號線(xiàn)增加過(guò)孔換層反可以增強信號回路的連續性。比如下面這個(gè)例子，三根線(xiàn)信號均為100M的數據線(xiàn)：

對左圖來(lái)說(shuō)看起來(lái)比較順暢，也是大多數人比較傾向的布線(xiàn)方式，右圖下面的信號“憑白”增加了兩個(gè)過(guò)孔，貌似不太順眼。其實(shí)左圖存在著(zhù)嚴重的回流障礙，可以看到黃線(xiàn)所示為兩條信號回路的電流完整路徑（從上方繞行的回流較遠，電流小很多，忽略掉），存在共路問(wèn)題。一方面是共路阻抗會(huì )引起共路干擾，另一方面兩個(gè)電流環(huán)嵌套，存在比較大的互感，在100M的數據線(xiàn)上互感噪聲是很可觀(guān)的，如果豎線(xiàn)引起的缺口長(cháng)5cm，寬3mm的話(huà)，互感噪聲達到幾百mV是很容易的，如果是一組數據線(xiàn)的話(huà)，足以使干擾達到1V以上，可能導致數據的錯誤或時(shí)序紊亂；而右圖通過(guò)增加兩個(gè)過(guò)孔則使兩個(gè)電流路徑分離開(kāi)，沒(méi)有了嵌套的電流環(huán)，共路問(wèn)題也得到極大改善！

那么，在100M的數據線(xiàn)上增加過(guò)孔不會(huì )導致信號畸變嗎？這就是上面我談到的量化的問(wèn)題。如果你對過(guò)孔做一下模型分析的話(huà)，可以發(fā)現我們通常用的過(guò)孔可以簡(jiǎn)化等效為一些電感和電容的組合，其自諧振頻率在5G-10G左右，對200M以下的信號影響還是很小的，最多就是引入幾十ps的沿錯位和少量的信號失真，相對信號回路分割來(lái)說(shuō)，影響要小得多。

大家往往對數�；旌想娐泛透哳l電路有一些恐懼感，其實(shí)里面涉及到的東西也不是很復雜，主要就是模型提取及簡(jiǎn)化，再一個(gè)就是一些簡(jiǎn)單的計算。不要太迷信于別人的經(jīng)驗，別人也是道聽(tīng)途說(shuō)得來(lái)的，很多是通過(guò)反復制版湊出來(lái)的經(jīng)驗，是理論的擦邊球，并沒(méi)有切中要害的。真正的從理論上深入分析才能獲得更大的進(jìn)步，對一個(gè)新的PCB設計也能做到一版成功。

當一天你看到板子上兩根線(xiàn)能大概心算出其間干擾強度的時(shí)候，再做板就很容易做出取舍了。