數字電位計(digiPOT)通常用于方便的調整傳感器的交流或直流電壓或電流輸出、電源供電、或其他需要某種類(lèi)型校準的器件，比如定時(shí)、頻率、對比度、亮度、增益，以及失調調整。數字設置幾乎可以避免機械電位計相關(guān)的所有問(wèn)題，比如物理尺寸、機械磨損、游標調定、電阻漂移，以及對振動(dòng)、溫度和濕度敏感等問(wèn)題，還可以消除因使用螺絲刀導致的布局不靈活問(wèn)題。 

digiPOT有兩種使用模式，即電位計模式或可變電阻器模式。圖1所示為電位計模式，此時(shí)有3個(gè)端子，信號通過(guò)A端和B端連接，W端(類(lèi)似游標）則提供衰減的輸出電壓。當數字比率控制輸入為全零時(shí)，游標通常與B端連接。 

圖1.電位計模式

游標硬連線(xiàn)至任一端時(shí)，電位計就變成了簡(jiǎn)單的可變電阻器, 如圖2所示�？勺冸娮杵髂Ｊ綍r(shí)需要的外部引腳更少，因此尺寸更小。部分digiPOT只有可變電阻器模式。 

圖2.可變電阻器模式

digiPOT電阻端的電流或電壓極性沒(méi)有限制，但是交流信號的幅度不能超過(guò)電源供電軌(V_DD和V_SS)器件在可變電阻器模式，尤其是低電阻設置狀態(tài)下工作時(shí)，最大電流或電流密度, 應加以限制。

典型應用 

信號衰減是電位計模式的固有特性，因為該器件本質(zhì)上屬于分壓器。輸出信號定義為: V_OUT = V_IN × (R_DAC/R_POT), 其中 R_POT是digiPOT的標稱(chēng)端對端電阻， R_DAC是通過(guò)數字方式選擇的W端和輸入信號參考引腳之間的電阻，參考引腳通常為B端，如圖3所示。 

圖3.信號衰減器

信號放大需要有源器件，通常是反相或同相放大器。通過(guò)適當的增益公式，電位計模式或可變電阻器模式均可使用。 

圖4顯示的是同相放大器，此時(shí)digiPOT相當于電位計，可通過(guò)反饋調整增益。由于部分輸出會(huì )反饋, RAW/(RWB + RAW),應等于輸入，理想增益為： 

圖4.電位計模式中的同相放大器

該電路的增益與RAW, 成反比RAW接近零時(shí)會(huì )迅速上升，顯示出雙曲線(xiàn)傳遞函數特性。為了限制最大增益，可插入一個(gè)電阻與RAW（位于增益公式的分母內）串聯(lián) 

如果需要線(xiàn)性增益關(guān)系，可以采用可變電阻器模式以及固定外部電阻，如圖5所示，增益現定義如下： 

圖5.可變電阻器模式中的同相放大器

將低電容端（最新器件中為W引腳）連接至運算放大器輸入可獲得最佳性能。

digiPOT用于信號放大的優(yōu)勢 

圖4和圖5所示的電路具有高輸入阻抗和低輸出阻抗，可工作于單極性和雙極性信號。digiPOT可用于游標操作，采用固定外部電阻在更小的范圍內提供更高的分辨率，還可用于運算放大器電路，信號有無(wú)反轉均可。此外，digiPOT的溫度系數較低，電位計模式時(shí)通常為5 ppm/°C，可變電阻器模式時(shí)則為35 ppm/°C。 

digiPOT用于信號放大的限制 

處理交流信號時(shí)，digiPOT的性能受帶寬和失真的限制。受寄生器件影響，帶寬是指在小于3 dB衰減時(shí)能夠通過(guò)digiPOT的最大頻率�？傊C波失真 (THD)（此處定義為后四個(gè)諧波的rms之和與輸出基波值的比值）是信號通過(guò)器件時(shí)衰減的量度。這些規格涉及的性能限制由內部digiPOT架構決定。通過(guò)分析，我們可以更好地全面了解這些規格，減少其負面 

內部架構已從傳統的串聯(lián)電阻陣列（如圖6a所示）發(fā)展至分段式架構（如圖6b所示）。主要的改進(jìn)是減少了所需內部開(kāi)關(guān)的數量。第一種情況采用串行拓撲結構，開(kāi)關(guān)數量為N = 2n是分辨率的位數。 n = 10, 時(shí)，需要1024個(gè)開(kāi)關(guān) 

圖6. a)傳統架構，b)分段式架構

專(zhuān)有（專(zhuān)利）分段式架構采用級聯(lián)連接，可以最大限度地減少開(kāi)關(guān)總數。圖6b的例子顯示的是兩段式架構，由兩種類(lèi)型的模塊組成，即左側的MSB和右側的LSB。 

左側上下模塊是一串用于粗調位數的開(kāi)關(guān)（MSB段）。右側模塊是一串用于精調位數的開(kāi)關(guān)（LSB段）。MSB開(kāi)關(guān)粗調后接近RA/RB比。LSB串的總電阻等于MSB串中的單個(gè)阻性元件，LSB開(kāi)關(guān)可對主開(kāi)關(guān)串上的任一點(diǎn)進(jìn)行比率精調。A和B MSB開(kāi)關(guān)為互補碼。 

分段式架構的開(kāi)關(guān)數量為: 

N = 2^m+1 + 2^n–m, 

其中n是總位數，m是MSB字的分辨率位數。例如n = 10 and m = 5, 則需要96個(gè)開(kāi)關(guān)。 

分段式方案需要的開(kāi)關(guān)數少于傳統開(kāi)關(guān)串: 

兩者相差的開(kāi)關(guān)數 = 2ⁿ – (2^m+1 + 2^n–m) 

在該例中，節省的數量為 

1024 – 96 = 928! 

兩種架構都必須選擇不同電阻值的開(kāi)關(guān)，充分考慮到模擬開(kāi)關(guān)中的交流誤差源。這些CMOS（互補金屬氧化物半導體）開(kāi)關(guān)由并行P溝道和N溝道MOSFET構成。這種基本雙向開(kāi)關(guān)可以保持相當恒定的電阻(RON) 信號可達完整的供電軌.。 

帶寬 

圖7顯示的是影響CMOS開(kāi)關(guān)交流性能的寄生器件。 

圖7.CMOS開(kāi)關(guān)模式

C_DS = 漏極-源級電容; C_D= 漏極-柵級 + 漏極-體電容; C_S= 源級-柵級 + 源級-體電容. 

傳遞關(guān)系如以下公式定義，其中包含的假設為: 

●源阻抗為 0Ω

●無(wú)外部負載影響

●無(wú)來(lái)自C_DS的影響

●R_LSB << R_MSB 

其中: 

R_DAC是設定電阻 

R_POT是端對端電阻 

C_DLSB是LSB段的總漏極-柵級 + 漏極-體電容 

C_SLSB是LSB段的總源級-柵級 + 源級-體電容 

C_DMSB是MSB開(kāi)關(guān)的漏極-柵級 + 漏極-體電容 

C_SMSB是MSB開(kāi)關(guān)的源級-柵級 + 源級-體電容 

m_off是信號MSB路徑的斷開(kāi)開(kāi)關(guān)數量 

m_on是信號MSB路徑的接通開(kāi)關(guān)數量 

傳遞公式受各種因素影響，與代碼存在一定關(guān)聯(lián)，因此我們采用以下額外假設來(lái)簡(jiǎn)化公式 

C_DMSB + C_SMSB = C_DSMSB 

C_DLSB + C_SLSB >> C_DSMSB 

(C_DLSB + C_SLSB) = C_W (詳見(jiàn)數據手冊) 

The CDS對傳遞公式?jīng)]有影響，但由于其出現的頻率通常比極點(diǎn)高的多RC低通濾波器是主要的響應。理想的近似簡(jiǎn)化公式為： 

帶寬(BW)定義為: 

其中C_L是負載電容。 

The BW與代碼有關(guān)，最差的情況是代碼在半量程時(shí)，AD5292的數字值為2⁹= 512，AD5291的數字值為2⁷= 128 (見(jiàn)目錄)。 圖8顯示的是低通濾波效應，它受代碼影響，在不同標稱(chēng)電阻與負載電容值時(shí)會(huì )發(fā)生變化。 

圖8.各種電阻值的最大帶寬與負載電容

PC板的寄生走線(xiàn)電容也應加以考慮，否則最大帶寬會(huì )低于預期值，走線(xiàn)電容可以采用以下公式簡(jiǎn)單計算： 

其中 

ε _R 是板材的介電常數 

A是走線(xiàn)區域(cm²) 

d是層間距(cm) 

如，假設FR4板材有兩個(gè)信號層和電源/接地層, ε _R = 4, 走線(xiàn)長(cháng)度 = 3 cm寬度 = 1.2 mm, 層間距 = 0.3 mm; t則總走線(xiàn)電容約為4 pF。

失真 

THD用于量化器件作為衰減器的非線(xiàn)性。該非線(xiàn)性由內部開(kāi)關(guān)及其隨電壓變化的導通電阻R_ON而產(chǎn)生。圖9所示為放大的幅度失真示例. 

圖9.失真

與單個(gè)內部無(wú)源電阻相比，開(kāi)關(guān)的R_ON很小，其在信號范圍內的變化則更小。圖10顯示的是典型的導通電阻特性。 

圖10.CMOS電阻

電阻曲線(xiàn)取決于電源電壓軌，電源電壓最大時(shí)，內部開(kāi)關(guān)的R_ON變化最小。電源電壓降低時(shí)，R_ON變化和非線(xiàn)性都會(huì )隨之增加。圖11對比了低壓digiPOT在兩種供電電平下的R_ON。 

圖11.開(kāi)關(guān)電阻變化與電源電壓的關(guān)系

HD取決于各種因素，因此很難量化，若假設R_ON,的變化為10%，則以下公式可用于近似計算: 

一般說(shuō)來(lái)，標稱(chēng)digiPOT電阻 (R_POT),越大，則分母越大，THD就越小。 

權衡 

R_POT增加后，失真和帶寬都會(huì )隨之降低，所以改進(jìn)一項指標的同時(shí)必定會(huì )犧牲另一項。因此，電路設計人員必須在兩者之間做出適當的權衡。這也關(guān)系到器件的設計水平，因為IC設計人員必須平衡設計公式中的各個(gè)參數: 

其中 

C_OX是氧化電容 

μ是電子(NMOS)或空穴(PMOS)的遷移常數 

W是寬度 

L是長(cháng)度 

偏置 

從實(shí)用的角度來(lái)看，我們必須充分發(fā)揮各項特性。digiPOT通過(guò)容性耦合衰減交流信號時(shí)，若信號偏置達到電源的中值，則失真最小。這意味著(zhù)開(kāi)關(guān)工作在電阻特性線(xiàn)性最強的部分。 

一種方法是采用雙電源供電，只需將電位計接地至電源共模端，信號便會(huì )產(chǎn)生正負向擺動(dòng)。如果需要單電源供電，或者某些digiPOT不支持雙電源時(shí)，可以采用另一種方法，即添加 V_DD/2的失調電壓至交流信號。該失調電壓必須添加到兩個(gè)電阻端，如圖12所示。 

圖12.單電源供電交流信號調理

若需要使用信號放大器，雙電源供電的反相放大器優(yōu)于同相放大器（如圖13所示），原因有以下兩項: 

●THD性能更佳，因為反相引腳的虛地可將開(kāi)關(guān)電阻集中在電壓范圍中間。 

●因為反相引腳位于虛地，所以幾乎取消了游標電容C_DLSB,令帶寬增幅較�。ū仨氉⒁怆娐贩�定性）。 

圖13.采用反相放大器digiPOT可調整放大

作者簡(jiǎn)介 

Miguel Usach Merino獲瓦倫西亞大學(xué)電子工程學(xué)位。2008年加入ADI公司，任愛(ài)爾蘭利默里克精密DAC部的應用工程師。