本文介紹的創(chuàng )新設計結合了低功耗特性和可編程模數架構，將調制和輸出頻率控制提升到更高水平。 

直接數字頻率合成(DDS)具有快速頻率切換和調制能力，應用廣泛。但是，當低功耗和低成本是主要考慮因素時(shí)，DDS常常不得不退居其次，讓位于模擬鎖相環(huán)(PLL)。ADI公司的AD9913改變了這一局面，不僅能在125 MHz輸出帶寬范圍提供DDS技術(shù)的快速切換和調制靈活性，而且具備與PLL相似的低功耗特性，其功耗僅有大約50 mW。 

DDS解決方案的功耗一直比較高。例如AD9850，它是20世紀90 年代中期推出的首批DDS產(chǎn)品之一，集成數模轉換器(DAC)，在50 MHz輸出帶寬時(shí)的功耗為380 mW。而AD9913采用了創(chuàng )新技術(shù)，其帶寬功耗比相對于A(yíng)D9850提高了20倍。 

AD9913帶給便攜式和/或儀器儀表應用的好處主要有三方面：50 mW的低功耗使得手持式和其它便攜式應用也能受惠于DDS技術(shù)；可編程模數架構對于網(wǎng)絡(luò )時(shí)鐘和儀器儀表應用是一項有吸引力的特性，它支持合成同一速率的任意有理分數（兩個(gè)整數的比）的頻率。傳統的DDS只能合成同一速率的分母為2的冪的有理分數頻率，例如1/4和5/16，而AD9913則不受“2 的冪”限制，它能產(chǎn)生同一速率的任意有理分數頻率，如1/10、3/7 或286/11487等，只要它們處于A(yíng)D9913的編程范圍內；最后，AD9913像ADI公司的一些早期DDS產(chǎn)品一樣，能夠極其靈活地產(chǎn)生多種波形。 

AD9913采用了多項創(chuàng )新省電技術(shù)，從而實(shí)現低功耗特性。第一項創(chuàng )新涉及到DDS的相位幅度轉換部分，該部分根據一個(gè)正弦和/或余弦函數將相位累加器產(chǎn)生的瞬時(shí)相位值轉換為幅度值。傳統上，此任務(wù)由一個(gè)只讀存儲器(ROM)查找表來(lái)執行。然而，隨著(zhù)DDS技術(shù)的速度不斷提高，結構日益復雜，ROM方法的功耗負擔已變得不可接受，這就需要使用一個(gè)專(zhuān)有角度-旋轉（angle-rotation）算法，依靠計算引擎來(lái)執行正弦和/或余弦轉換。角度-旋轉算法方法可以追溯到AD9850，相比于ROM查找表方法，其功耗大大降低。如果不采用角度-旋轉算法，許多早期DDS產(chǎn)品將需要特殊的散熱封裝來(lái)適應更高的功耗。此外，散熱考慮還可能會(huì )使我們不得不減去現有DDS產(chǎn)品上的許多有用功能，例如：對DDS 輸出信號的數字相位和/或頻率調制、利用數字濾波降低sin(x)/x損耗、針對多通道應用使用多個(gè)DDS內核。 

第二項重大省電突破可以歸功于A(yíng)DI公司已獲專(zhuān)利的相位交錯DDS架構（美國專(zhuān)利第6,587,863 號）。相位-旋轉算法實(shí)現的節能降耗使得我們可以考慮在同一芯片上運行多個(gè)DDS內核。我們發(fā)現，以較低采樣速率運行多個(gè)DDS內核的功耗小于以極高采樣速率運行一個(gè)DDS內核的功耗，這是一項非常有意義的突破，因為要充分利用新型高分辨率（14 位或更高）、高采樣速率（1 GHz或更高）數模轉換器(DAC)內核必須創(chuàng )新DDS技術(shù)。交錯DDS架構使得設計工程師能夠集成多個(gè)已經(jīng)降低功耗的DDS內核，并且以低于高頻DAC內核的采樣速率運行這些內核。這種創(chuàng )新架構連同180 nm CMOS制造工藝的采用，導致DDS輸出帶寬顯著(zhù)提高，而功耗只比上一代低頻DDS產(chǎn)品略有增加。 

然而，對于手持式和便攜式應用，即使有了上述創(chuàng )新，功耗仍然顯得過(guò)大。為了解決這一問(wèn)題，還需要一項創(chuàng )新。為此，我們對角度-旋轉算法進(jìn)行改進(jìn)，推出一種新的專(zhuān)有算法，以便進(jìn)一步降低DDS內核的功耗。新算法與注重低功耗操作的設計原則相結合，使得設計工程師能夠實(shí)現期望的低功耗設計目標。新的設計原則包括：關(guān)閉特定工作模式不需要的所有多余內部時(shí)鐘，以及在不會(huì )降低頻譜性能或不當地限制帶寬的前提下，削減每個(gè)電路模塊的功耗。 

這些創(chuàng )新的成果就是AD9913，其采樣速率最高可達250 MHz，而功耗僅有50 mW。在250 MHz的采樣速率下，可用帶寬約為100 MHz。AD9913的這種輸出頻率能力和低功耗特性使它特別適合各種無(wú)線(xiàn)電控制單元，以及用于條形碼和射頻識別(RFID)標簽的無(wú)線(xiàn)掃描器。然而，對于要求100 MHz以上帶寬的應用，必須使用一個(gè)輔助PLL進(jìn)行上變頻。其它能夠受益

于低功耗DDS技術(shù)的手持式/便攜式應用包括：軟件無(wú)線(xiàn)電(SDR)、遠程或便攜式有線(xiàn)電視測試設備、醫療血糖儀、無(wú)線(xiàn)火災報警，以及頻譜分析儀和波形發(fā)生器等電子測量設備。

獨特的架構 

圖1顯示了AD9913在標稱(chēng)輸出頻率100 MHz下的低功耗特性。圖中的曲線(xiàn)對應三種不同的工作模式（單音、線(xiàn)性?huà)呙韬涂删幊棠�數）和兩種REFCLK輸入驅動(dòng)方式（直接由差分源驅動(dòng)或直接由單端源驅動(dòng)，內部PLL禁用）。 

AD9913區別于傳統DDS器件的地方在于其獨特的可編程模數架構。傳統的DDS依靠相位累加器來(lái)分辨頻率，累加器的大�。ㄎ粩担�決定DDS的頻率分辨率。 

圖1

如果相位累加器具有C位分辨率，則傳統DDS提供的頻率分辨率為f_S/2^C，其中f_S為DDS的采樣速率。數字調諧字M可以是從0到2^C-1 –1的任意整數。理論上，允許的調諧字范圍是從2^C-1到2^C-1，但這會(huì )導致奈奎斯特鏡像頻率（即計數器旋轉相量）的合成。根據數字調諧字和DDS 采樣速率(f_S)可以列出熟悉的DDS頻率合成方程式，其中f_O為DDS輸出頻率：

f_O/f_S= M/2^C         (1) 

因為M必須為整數，所以對于給定的采樣速率，傳統DDS只能合成2^C-1個(gè)獨特的頻率。也就是說(shuō)，當M = 0時(shí)，輸出頻率為0 (DC)；當M= 2^C-1–1 時(shí)，輸出頻率只差0.5f_S。所有剩余的輸出頻率都是f_S2^C（DDS 的頻率分辨率）的增量。多數情況下，如此精密的頻率分辨率是非常令人滿(mǎn)意的。例如，AD9913擁有一個(gè)32位累加器，其頻率分辨率為(250 MHz)/232，或者大約0.058 Hz。 

現在考慮這樣一種情況：一個(gè)傳統DDS具有一個(gè)32位累加器，要求利用它來(lái)合成一個(gè)恰好為采樣速率的1/1000的輸出頻率。這意味著(zhù)f_O/f_S = 1/1000，將它代入方程式1的左邊并求解M可得：M = 232/1000，或M = 4294967.296。該M 顯然不是整數，但傳統DDS要求M必須是整數值，因此使用它的最接近整數值，本例為4,294,967。問(wèn)題在于，使用這個(gè)調諧字不能精確地合成0.001f_S的頻率，而是合成大約0.000999999931f_S的頻率。在某些應用中，例如網(wǎng)絡(luò )時(shí)鐘應用，這一細微的偏差是不可接受的。 

傳統DDS中的C位相位累加器導致模數(N)是固定的，即N =2^C�？删幊棠�數DDS 架構對相位累加器進(jìn)行了巧妙的改造，使得模數可以是滿(mǎn)足條件1 ≤ N ≤ 2^C的任意整數。也就是說(shuō)，N值可以由用戶(hù)設定。對于可編程模數DDS 架構，當N = 1或N = 2 時(shí)，合成的頻率為0 Hz，因此可用的最小模數（用于產(chǎn)生DC以外的輸出）為N = 3。 

像傳統DDS一樣，可編程模數DDS也要求方程式1中的M為整數。然而，由于N是可編程的，因此DDS輸出頻率方程式變?yōu)椋?

f_O/f_S = M/N         (2) 

方程式2乍看之下平淡無(wú)奇，實(shí)則頗具意義�？紤]選擇特定模數N = 2^C的情況，此時(shí)可以合成的頻率集與傳統DDS相同。然而，可編程模數DDS不僅包括傳統DDS的整個(gè)頻率集，而且包括許許多多的其它頻率。這是因為，每個(gè)特定的N值（從3 到2C）都對應與M (1 ≤M <0.5N - 1)相關(guān)的所有頻率。對于任何給定的采樣速率，它所代表的可能輸出頻率集遠遠大于傳統DDS。

可編程模數架構的優(yōu)勢在于，幾乎所有的有理數頻率比都可以合成。例如，現在令M = 1、N = 1000，就可以精確合成f_O =f_S/1000 的頻率。事實(shí)上，不僅可以合成f_O = f_S/1000，還能合成f_S/1000 的各次諧波（最高499次，即最高諧波次數為0.5N-1）。 

在發(fā)展可編程模數的同時(shí)保持低功耗絕不是輕而易舉的小事一樁�？雌饋�(lái)似乎很簡(jiǎn)單，只要增加一些額外的邏輯來(lái)改造傳統的累加器，迫使它在新模數值時(shí)翻滾，但不要忘了，原來(lái)的DDS省電創(chuàng )新涉及到角度-旋轉算法，它正是基于累加器模數為2的冪這一情況而實(shí)現高效運行的。當累加器模數變?yōu)?的冪以外的值時(shí)，將無(wú)法使用省電的角度-旋轉算法。 

圖2

圖3

累加器改進(jìn)的巧妙之處體現在兩方面。第一，它一方面允許模數變化，另一方面仍然滿(mǎn)足角度-旋轉算法的“2 的冪”要求。第二，它在實(shí)現第一點(diǎn)的同時(shí)，將對雜散性能的影響降至最低程度。在圖2 和圖3 中，頻譜分析儀的掃描頻率范圍均為0 Hz至125 MHz，AD9913以250 MHz的采樣速率工作。圖2中，AD9913配置為傳統DDS，頻率調諧字為262,160,001 (f₀ ≈15.26 MHz)，這是傳統DDS 能夠實(shí)現的最接近M/N =1,000/16,383的值。圖3則使用可編程模數設置。兩種情況的頻率差僅為大約0.00136 Hz（約1 MHz）。除了雜散成分略有不同外，兩條跡線(xiàn)看起來(lái)幾乎完全一致。 

圖4

盡管功耗非常低，但AD9913并未減損波形發(fā)生能力，仍然能夠產(chǎn)生線(xiàn)性頻率或相位隨時(shí)間而以斜坡形式變化的波形。用戶(hù)設置起點(diǎn)和終點(diǎn)（頻率為32位，相位為14位）。兩個(gè)斜坡方向（從起點(diǎn)到終點(diǎn)和從終點(diǎn)到起點(diǎn)）的步長(cháng)和步進(jìn)速率參數都是可以獨立編程的。利用這些控制參數和其它用戶(hù)控制的特性，可以產(chǎn)生多種多樣的調制輸出信號。圖4所示為波形發(fā)生能力的一個(gè)示例，顯示了頻率在6 μs 內從1MHz 掃描到10MHz的時(shí)域圖（6 kHz 步長(cháng)、4 ns間隔）。下方跡線(xiàn)的上升沿表示頻率掃描的起點(diǎn)。到達10 MHz后，器件折回并保持1 MHz，因此跡線(xiàn)非常清楚地顯示了頻率掃描的終點(diǎn)。 

像ADI公司的許多DDS產(chǎn)品一樣，AD9913也集成了參考時(shí)鐘乘法器，支持設計人員使用低頻時(shí)鐘源。除了直接利用高頻時(shí)鐘源來(lái)驅動(dòng)該器件外，設計人員還可以將低頻時(shí)鐘源或晶體諧振器與AD9913集成的PLL（1X 至64X）頻率乘法器一起使用，產(chǎn)生所需的250 MHz內部采樣時(shí)鐘。采樣直接時(shí)鐘信號時(shí)，AD9913的參考時(shí)鐘(REFCLK)輸入端口接受差分或單端信號源。