電磁干擾（EMI）曾經(jīng)是裝置設計人員處理高速信號時(shí)的特別關(guān)注點(diǎn)，現在已經(jīng)不僅僅局限于少數高端應用。隨著(zhù)半導體技術(shù)不斷創(chuàng )新，低成本、高性能的片上系統（SoC）、微控制器（MCU）、處理器、數字信號處理器（DSP）、特殊應用集成電路（ASIC）、現場(chǎng)可編程門(mén)陣列（FPGA）以及模擬/數字轉換器（ADC）已經(jīng)面市。然而，用于驅動(dòng)這些集成電路（IC）的高速時(shí)鐘信號將產(chǎn)生更多的EMI，這給消費電子、企業(yè)、通信以及嵌入裝置的設計人員帶來(lái)了更多挑戰。

遺憾的是，EMI問(wèn)題并不僅僅局限于時(shí)鐘，諸如數據總線(xiàn)、連接件和網(wǎng)絡(luò )接口等使用數據傳輸和高速信號的裝置也會(huì )產(chǎn)生有害的EMI。同時(shí)EMI也是數字電源所關(guān)注的問(wèn)題，這些電源通過(guò)采用高頻開(kāi)關(guān)提升效率。隨著(zhù)產(chǎn)品的更新?lián)Q代，情況就變得越來(lái)越糟，時(shí)鐘速度的提升和電源電壓的降低，降低了產(chǎn)品的整體噪聲容限。如果對此置之不理，這些高頻信號及其諧波（見(jiàn)圖1）產(chǎn)生的峰值能量將會(huì )超過(guò)FCC規范A類(lèi)和B類(lèi)第15部分中有關(guān)EMI的限制，同時(shí)也會(huì )延遲產(chǎn)品上市時(shí)間。這些問(wèn)題，連同更短設計周期、批量生產(chǎn)市場(chǎng)對成本敏感性的增長(cháng)以及更短的產(chǎn)品生命周期，所有這些使得開(kāi)發(fā)人員在有限時(shí)間內開(kāi)發(fā)出高質(zhì)量的產(chǎn)品面臨諸多挑戰。


圖1. 10MHz下載波和諧波功率與輸出驅動(dòng)強度的對比
（范例：Silicon Labs Si5350/51時(shí)鐘IC）

電磁干擾（EMI）
任何在電場(chǎng)內移動(dòng)或變化的電荷都會(huì )產(chǎn)生電磁輻射，輻射強度與速度和變化大小成正比。有時(shí)電磁波發(fā)射是有意而為之，例如當通過(guò)手機天線(xiàn)傳輸數據時(shí)；但許多數字系統如PC、PDA、智能手機、打印機和掃描儀會(huì )產(chǎn)生有害的輻射，從而干擾附近的電路。在這些系統內部，周期性時(shí)鐘信號是EMI輻射的主要來(lái)源。

基本正弦頻率的基頻和基頻的奇倍頻（例如諧波）構成方波。諧波頻率決定輻射頻譜的頻率，同時(shí)驅動(dòng)大小決定帶寬或每個(gè)諧波的輻射強度。因此，EMI輻射隨著(zhù)邊沿速度（上升和下降時(shí)間）和驅動(dòng)大小的提升而增加。

屏蔽是廣泛采用的防止EMI產(chǎn)生的好方法，可以把EMI抑制在系統內部，使用接地屏蔽完全或部分覆蓋輻射點(diǎn)。在有較強輻射的系統中，屏蔽是一種非常有效的方法。對于許多系統而言，尤其是便攜式和手持式產(chǎn)品，屏蔽或許是降低EMI輻射最理想的方法。然而屏蔽不僅增加了系統體積、重量和成本（這些因素在許多應用中有嚴格要求），同時(shí)也大大增加了勞動(dòng)力成本。

減少時(shí)鐘和定時(shí)信號產(chǎn)生EMI輻射的另一種廣泛采用的方法是，使用低通濾波器消除其產(chǎn)生的高次諧波。具體來(lái)說(shuō)，采用這種方法可以降低信號升降時(shí)間，從而減少EMI輻射。但是這一技術(shù)在高速系統中通常是不可行的，因為通過(guò)濾波來(lái)降低升降時(shí)間的同時(shí)也會(huì )降低關(guān)鍵的建立-保持時(shí)間容限，增加信號過(guò)沖、下沖和振鈴數量，同時(shí)也會(huì )增加時(shí)鐘對其他干擾源的敏感性，所有這些都會(huì )對抖動(dòng)性能造成影響。

濾波的另外一個(gè)主要問(wèn)題是它不是系統級的，僅產(chǎn)生有限的局部影響。這就意味著(zhù)，即使已經(jīng)降低了系統中的某個(gè)節點(diǎn)的輻射，而其他節點(diǎn)的輻射并不會(huì )降低。因此，輻射總體降低可能會(huì )很小，如要解決所有EMI輻射源問(wèn)題，需要有更好的技術(shù)。

擴頻時(shí)鐘技術(shù)
雖然EMI產(chǎn)生的基本原理相對容易理解，但由于不易預測的模型和復雜的參數，精確模擬整個(gè)系統是困難、耗時(shí)且容易出錯的。與其嘗試調整現有EMI到可接受水平，倒不如在一開(kāi)始就采用最有效的設計策略確保減少EMI的引入。另外，從源頭上消除EMI意味著(zhù)在整個(gè)系統中而不僅僅是在放置濾波器的局部產(chǎn)生更好的信號完整性。

控制并降低EMI的最有效的方法之一是采用擴頻時(shí)鐘發(fā)生器（SSCG）技術(shù)。擴頻技術(shù)不是保持一個(gè)固定頻率，而是使用低頻率信號調制系統時(shí)鐘，產(chǎn)生一個(gè)具有邊帶諧波的頻譜。通過(guò)把窄帶時(shí)鐘調制為更寬的頻譜，基頻和諧波的峰值頻譜能量可同時(shí)得到降低（見(jiàn)圖2）。調制頻率（FM）通常在30-33 kHz之間，即可足夠大的擴展能量到音頻帶上，也可足夠小的避免在系統中產(chǎn)生定時(shí)和跟蹤問(wèn)題。


圖2. SSCG時(shí)鐘在任意單一頻率下降低EMI

從本質(zhì)上來(lái)說(shuō)， SSCG時(shí)鐘IC通過(guò)線(xiàn)性增加或降低時(shí)鐘頻率而增大了可控抖動(dòng)。然而盡管擴頻信號內總的輻射能量與未調制的信號相同，但是由于頻譜被分散到更多頻率上，頻譜分量的強度相對較低。因此，開(kāi)發(fā)人員能夠把EMI降低到所需的水平。此外，SSCG技術(shù)在降低EMI的同時(shí)并沒(méi)有降低時(shí)鐘信號質(zhì)量，可以從測試周期抖動(dòng)和周期間抖動(dòng)得出這一結論（見(jiàn)圖3）。


圖3. SSCG時(shí)鐘使周期和周期間抖動(dòng)最小

我們假設使用32kHz非線(xiàn)性頻率調制66.666MHz的系統時(shí)鐘。由于該調制是以系統時(shí)鐘頻率為中心（本例中為66.666 MHz），因此被稱(chēng)為中心擴頻調制。使用±1.5%頻率調制限制的相同時(shí)鐘所產(chǎn)生的EMI減少量（與未調制系統時(shí)鐘相比），可通過(guò)基頻和三次諧波展示。更改配置可了解EMI是如何被消減的，例如對于基頻和三次諧波來(lái)說(shuō)，采用三角配置的±1.5%中心展頻與66.666MHz相同時(shí)鐘上產(chǎn)生的相對EMI減少量是不同的。

與其它降低EMI的方法相比，擴頻時(shí)鐘發(fā)生器能夠使整個(gè)系統的EMI大幅降低。具體而言，因為所有時(shí)鐘和定時(shí)信號來(lái)源于同一個(gè)被調制的SSCG時(shí)鐘，調制比例相同（包括總線(xiàn)和連接件），因此SSCG技術(shù)降低了整個(gè)系統的EMI，而不僅在局部電路。對于大多數應用來(lái)說(shuō)，在初期設計階段給系統選擇擴頻時(shí)鐘，可免去后期因需要降低EMI而采取的補救措施。

可編程擴頻
為系統調整固定功能的時(shí)鐘發(fā)生器通常需要匹配的模擬元器件。與其更換不同的模擬元器件以便優(yōu)化匹配系統和降低EMI，倒不如選擇可編程時(shí)鐘發(fā)生器，通過(guò)簡(jiǎn)單配置不同時(shí)鐘參數即可優(yōu)化定制時(shí)鐘輸出，并匹配所需的應用性能（見(jiàn)表1）。這種方法消除了手動(dòng)調諧系統所需的復雜計算，簡(jiǎn)化了開(kāi)發(fā)過(guò)程�？删幊虝r(shí)鐘元器件也可以輕松快捷的適應設計中影響時(shí)序參數的變化，降低開(kāi)發(fā)人員的設計風(fēng)險。


表1. Silicon Labs SL15100 SSCG可編程時(shí)鐘參數

時(shí)鐘信號完整性的關(guān)鍵因素之一是電路板走線(xiàn)和驅動(dòng)負載到時(shí)鐘驅動(dòng)器的阻抗匹配。阻抗匹配能確保時(shí)鐘信號不受驅動(dòng)時(shí)鐘信號的過(guò)沖或下沖以及振鈴所造成的影響�？删幊虝r(shí)鐘可以實(shí)現這一目標，通過(guò)調整各個(gè)時(shí)鐘輸出驅動(dòng)器的阻抗大小，確保與不同負載阻抗大小的優(yōu)化配置�？删幊虝r(shí)鐘驅動(dòng)強度允許開(kāi)發(fā)人員分別為每個(gè)輸出進(jìn)行負載阻抗匹配，以獲取相匹配的阻抗大小，基于系統測算出的實(shí)際大小優(yōu)化信號完整性。此外，在可接受的信號完整性限度內，可編程驅動(dòng)電平可以用于控制時(shí)鐘信號上升和下降時(shí)間，在可接受的信號完整性限制下降低速度。通過(guò)降低信號的總體高頻諧波含量，進(jìn)一步降低EMI輻射。

靈活的可編程時(shí)鐘頻率調制也簡(jiǎn)化了電磁兼容性（EMC）測試。由于頻率調制可以變化（例如，Silicon Labs SL15100 SSCG時(shí)鐘IC的頻率調制范圍是0%-5%），因此在設計和測試過(guò)程中，可以輕而易舉地進(jìn)行兼容性測試。這種可編程能力使得在設計階段早期即可進(jìn)行驗證反饋，消除了設計后期修改所需的成本，避免了產(chǎn)品設計延遲，大大縮短了產(chǎn)品上市時(shí)間。

輻射在可接受的范圍內、且產(chǎn)品滿(mǎn)足EMC要求的系統開(kāi)發(fā)人員也能夠從擴頻時(shí)鐘發(fā)生器的使用中獲益。例如，許多大批量生產(chǎn)的消費產(chǎn)品，例如噴墨/多功能打印機或掌上電腦（PDA）采用多層電路板增加信號容差。如果將SSCG時(shí)鐘應用于此類(lèi)設計，通常能夠降低輻射水平，甚至能夠采用更少層數電路板實(shí)現系統，從而大大節約成本。

時(shí)鐘選型
系統開(kāi)發(fā)人員可在多種為EMI消減而優(yōu)化的通用、低壓CMOS時(shí)鐘IC中進(jìn)行選型。例如，Silicon Labs的Si5350/51時(shí)鐘IC（見(jiàn)圖4）可編程時(shí)鐘解決方案，支持最多8路輸出，頻率范圍最大150MHz，適用于大批量和對成本敏感的應用，例如數碼相機、打印機、顯卡、機頂盒、HDTV（高清電視）和家庭網(wǎng)關(guān)等。這些時(shí)鐘元器件通常具有較低功耗（26mA內核功耗），與其他時(shí)鐘技術(shù)相比較少的電路板空間（4.0mm x 4.0mm封裝尺寸），而且每個(gè)輸出頻率支持獨立的SSC（頻譜擴展控制）控制（即開(kāi)/關(guān)）。


圖4. Silicon Labs Si5350/51可編程通用時(shí)鐘IC

可為特定互連標準而優(yōu)化的時(shí)鐘發(fā)生器也是可選擇的，例如PCI Express時(shí)鐘IC。有兩類(lèi)可選產(chǎn)品：固定功能時(shí)鐘以及工廠(chǎng)定制時(shí)鐘，這些元器件符合PCI Express Gen1、Gen2、Gen3標準，適用于消費類(lèi)、服務(wù)器、存儲、醫療和測試裝置等應用中。PCI Express時(shí)鐘也支持PCI Express標準規定的SSC。

同時(shí)，開(kāi)發(fā)人員也可以選擇特別針對處理器的時(shí)鐘發(fā)生器。例如，x86低功耗替代時(shí)鐘為基于x86的嵌入式應用提供低功耗下運行。這些應用包括存儲、刀片式服務(wù)器、機頂盒、醫療、測試裝置以及家庭和工業(yè)自動(dòng)化應用等。由于針對基于x86應用進(jìn)行了優(yōu)化，因此所提供的集成特性消除了多種板級元器件，例如外部電阻和電平轉換器，從而降低了系統成本。

同時(shí)，開(kāi)發(fā)人員應意識到，在整個(gè)系統中分配時(shí)鐘信號時(shí)，時(shí)鐘分配元器件可用來(lái)減少EMI。這些時(shí)鐘分配元器件能夠追蹤頻譜擴展，能夠傳輸它到各分布時(shí)鐘上。諸如零延時(shí)LVCMOS和PIC Express扇出緩沖器等元器件適用于服務(wù)器、路由器和交換機；同時(shí)溫度控制的XO（TCXO）扇出緩沖器適用于智能手機、平板電腦和其他便攜式系統，提供優(yōu)秀的頻率控制解決方案。

許多EMI消減措施和定時(shí)特性可以集成到SSCG（擴頻時(shí)鐘發(fā)生器）元器件來(lái)獲取更高性能。一些時(shí)鐘支持多路輸出，大多數時(shí)鐘具有可選頻譜擴展時(shí)鐘功能的多路PLL（鎖相環(huán)），開(kāi)發(fā)人員可集成關(guān)鍵元器件，例如緩沖器和電平轉換器。例如，Silicon Labs的SL15100時(shí)鐘IC具有一個(gè)PLL時(shí)鐘倍頻器、內置頻率分頻器和開(kāi)關(guān)電路，提供兩路輸出；而SL28PCle30元器件功能更多，最多可提供9路輸出�；�于一階晶體（first-order crystal）的多輸出時(shí)鐘，每個(gè)時(shí)鐘都有各自的可編程范圍，無(wú)需多種不同的晶體或晶體振蕩器，因此，大幅降低了BOM成本，縮小了電路板尺寸。對于便攜式裝置，使用可編程的SSCG時(shí)鐘IC與傳統時(shí)鐘拓撲相比可改善功耗，延長(cháng)電池壽命。

對于大批量應用市場(chǎng)來(lái)說(shuō)，開(kāi)發(fā)人員可以創(chuàng )建定制配置的時(shí)鐘元器件去優(yōu)化抖動(dòng)性能、功能及成本。例如，為了加快設計進(jìn)程，Silicon Labs提供基于Web的在線(xiàn)ClockBuilder工具(www.silabs.com/ClockBuilder)，時(shí)鐘產(chǎn)品選擇和元器件配置的一氣呵成，并且無(wú)論有沒(méi)有SSC都允許客戶(hù)為不同應用特制的時(shí)鐘產(chǎn)品。

小結
評估及模擬EMI輻射是個(gè)相當復雜的過(guò)程。通過(guò)簡(jiǎn)單的調整布局、上升/下降時(shí)間，以及采用擴頻時(shí)鐘技術(shù)，無(wú)需復雜的分析和模擬，開(kāi)發(fā)人員就可以將輻射功率降低到滿(mǎn)足大多數應用需要的水平。

SSCG時(shí)鐘IC在源頭上消除EMI，提供了一種具有成本效益的管理EMI方法。SSCG元器件具有高集成度和靈活的定時(shí)參數，能夠簡(jiǎn)化系統設計、消除了許多高成本的分立元器件，同時(shí)提升了性能、最大限度地降低了電路板面積、縮短了產(chǎn)品上市時(shí)間。