1.賽靈思要宣布什么消息？
賽靈思公司今天宣布， 其世界容量最大的可編程邏輯器件— Virtex®-7 2000T 現場(chǎng)可編程門(mén)陣列(FPGA)開(kāi)始供貨。Virtex®-7 2000T擁有 68 億個(gè)晶體管， 200 萬(wàn)個(gè)邏輯單元，相當于 2,000 萬(wàn)個(gè) ASIC 門(mén)。這也是首款采用賽靈思獨特的堆疊硅片互聯(lián)(SSI)技術(shù)的FPGA。
2.今天宣布的消息為何對賽靈思客戶(hù)非常重要？
Virtex-7 2000T FPGA 為客戶(hù)提供了兩倍于同類(lèi)競爭產(chǎn)品的容量，同時(shí)實(shí)現了更高系統集成度，支持更出色的 ASIC 原型和替代功能，這是同樣采用 28nm 工藝技術(shù)的單硅片器件所無(wú)法實(shí)現的。此外，在這一代工藝上， 賽靈思比通常單硅片器件方法能夠更早為客戶(hù)提供最大器件。
3.為什么 ASIC 原型和模擬仿真是 Vitex-7 2000T 器件的重要目標市場(chǎng)？
就 ASIC 原型和模擬仿真而言，客戶(hù)希望盡快獲得最新型 FPGA。由于軟件開(kāi)發(fā)在復雜系統開(kāi)發(fā)周期中常常要占用大量的時(shí)間，因此要是等 ASIC 完成后才開(kāi)始進(jìn)行軟件開(kāi)發(fā)，會(huì )耽誤整個(gè)系統的開(kāi)發(fā)進(jìn)度，有時(shí)甚至要耽誤長(cháng)達 2 年的時(shí)間。有了 Virtex-7 2000T 原型或模擬仿真平臺，SoC 軟件開(kāi)發(fā)就能大大提前，開(kāi)發(fā)人員也不必再苦等 ASIC 的完成。
4.Virtex-7 2000T 器件是如何支持系統集成商的？
在提高下一代系統性能和功能的同時(shí)降低功耗， 這是設備制造商面臨的共同挑戰。要想實(shí)現上述目標，一種途徑就是通過(guò)系統集成，減少板上不同 IC 間的 I/O 接口數量，從而降低功耗。這是因為 I/O 接口數量以及 I/O 的性能與功耗成正比。設計性能越高，系統中 IC 數量越多，功耗也就越大。此外還要注意，設計中使用的 IC 數量增多，在不同器件間進(jìn)行設計分區的難度也會(huì )加大，這也會(huì )延長(cháng)開(kāi)發(fā)周期，提高測試成本，而采用 Virtex-7 2000T 器件則能避免上述問(wèn)題。
對于那些之前在系統中采用多個(gè)FPGA的通信、醫療、測試測量、航空航天與軍用以及高性能計算等領(lǐng)域的設計人員來(lái)說(shuō)，Virtex-7 2000T將使其無(wú)需借助并行或者串行I/O, 或者通過(guò)片外的 PCB連線(xiàn)與相鄰的 FPGA 互聯(lián)， 即可充分享受到FPGA芯片內高帶寬、低時(shí)延、低功耗互聯(lián)機制的優(yōu)勢。
5.Virtex-7 2000T 如何替代 ASIC？
在 28nm 工藝技術(shù)節點(diǎn)，ASIC 或 ASSP 的NRE超過(guò) 5,000 萬(wàn)美元，而 ASIC 修改則可能將成本再提升近一半。因此，除非面向最穩定的大批量市場(chǎng)應用，否則 ASIC 和 ASSP 的設計只會(huì )越來(lái)越少被采用。此外，競爭和縮短產(chǎn)品上市時(shí)間等這些市場(chǎng)壓力也為定制 ASIC 的開(kāi)發(fā)帶來(lái)了挑戰。在此情況下，用一個(gè) Virtex-7 2000T 器件來(lái)替代 ASIC，就能實(shí)現所需要的系統性能和功能。
6.賽靈思所謂“超越摩爾定律”是什么意思？
迄今為止，FPGA 每個(gè)工藝節點(diǎn)的發(fā)展都遵循摩爾定律，也就是在成本減半的同時(shí)實(shí)現邏輯容量的翻番。不幸的是，單單依靠摩爾定律，可控的功耗和代工廠(chǎng)良率無(wú)法滿(mǎn)足市場(chǎng)對資源無(wú)止境的需求。SSI 技術(shù)讓賽靈思得以為市場(chǎng)推出了一個(gè)能夠應對上述挑戰的可行的可編程解決方案。
7.客戶(hù)為什么不能直接將兩個(gè)或多個(gè) FPGA 互聯(lián)起來(lái)以實(shí)現大型設計呢？
這種辦法的缺點(diǎn)有三個(gè)：
一是可用 I/O 數量不足以在分區設計中連接 FPGA 之間用來(lái)傳輸必須傳輸的信號的復雜網(wǎng)絡(luò )，而且也無(wú)法支持 FPGA 連接到系統其他部分
二是 FPGA 之間的信號傳輸時(shí)延限制了性能
三是用標準器件 I/O 創(chuàng )建多個(gè) FPGA 之間的邏輯連接會(huì )造成不必要的功耗。
8.采用 SSI 技術(shù)有什么特殊的熱管理要求嗎？
沒(méi)有。由于中介層是無(wú)源的，因此除了 FPGA 芯片本身功耗外不會(huì )造成其他任何熱問(wèn)題。采用 SSI 技術(shù)的 FPGA 因此完全相當于一個(gè)單芯片器件，當然這么大的單芯片器件目前看還很難生產(chǎn)出來(lái)。
9.Virtex-7 2000T 器件的功耗有多大？
其功耗約數十瓦，無(wú)需“特殊”的冷卻法。
10. SSI技術(shù)是否可靠？
是的。一般說(shuō)來(lái)，SSI 封裝架構的內應力小于同樣大小的單片式倒裝片 BGA 封裝，因為較薄的中介層能有效分解堆積的內壓力。因此，我們可以通過(guò)減少封裝中的最大塑性應變來(lái)提升熱機械性能。
11.今天宣布的消息是否意味著(zhù)賽靈思不支持 3D 堆疊封裝？
并非如此。賽靈思同樣看好不帶中介層的完全 3D IC 堆疊技術(shù)前景，但該技術(shù)在整個(gè)產(chǎn)業(yè)中實(shí)現標準化還要花更長(cháng)的時(shí)間。
12.賽靈思就采用 SSI 技術(shù)的器件有沒(méi)有提出什么設計指南？
賽靈思的 ISE® 設計套件將提供全新及優(yōu)化特性，協(xié)助采用 SSI 技術(shù)的 FPGA 器件設計工作。我們還提供了一些設計規則檢查 (DRC) 和軟件信息，指導用戶(hù)如何為 FPGA 芯片間的邏輯進(jìn)行布局布線(xiàn)。此外，PlanAhead 和 FPGA 編輯器工具將增強采用 SSI 技術(shù)的 FPGA 的圖示，以協(xié)助交互式設計的布局規劃、分析與調試。
13.客戶(hù)是要自己進(jìn)行設計分區還是可以通過(guò)軟件協(xié)助來(lái)完成此項工作？
軟件會(huì )自動(dòng)將不同的設計分配到 FPGA 芯片中，無(wú)需用戶(hù)干預。如果需要的話(huà)，用戶(hù)可對特定 FPGA 芯片中的邏輯進(jìn)行布局規劃。如果沒(méi)有任何約束的話(huà)，軟件工具可讓算法在 FPGA 芯片內根據芯片間和芯片內連接功能及時(shí)序要求智能地放置相關(guān)邏輯。
14.請介紹一下賽靈思的 7 系列產(chǎn)品。
2010 年 6 月宣布推出的新型 28nm Artix™-7、Kintex™-7和Virtex-7系列在功耗、性能容量比以及性?xún)r(jià)比方面實(shí)現了全面的突破性創(chuàng )新，進(jìn)一步豐富了賽靈思的目標設計平臺戰略。7 系列 FPGA 系列產(chǎn)品采用臺積電專(zhuān)門(mén)針對低功耗高性能優(yōu)化的 28nm HPL 工藝技術(shù)，實(shí)現了架構共享。這種獨特的組合將總功耗減少一半，同時(shí)使性?xún)r(jià)比和系統性能均提高一倍，而且帶來(lái)了世界首款具有 200 萬(wàn)邏輯單元的 FPGA（容量相對于前代產(chǎn)品而言提升了 2.5 倍）。因此，設計人員能根據系統性能、容量或成本的要求對 28nm 產(chǎn)品系列輕松進(jìn)行應用擴展調整，同時(shí)滿(mǎn)足不同的功耗預算要求。
15.最新 28nm 器件何時(shí)供貨？
賽靈思28 nm器件的首批供貨是在 2011 年 3 月就已經(jīng)開(kāi)始向市場(chǎng)供應首款 Kintex-7 器件。此次供貨， 使得賽靈思成為了全球半導體領(lǐng)域第一款28nm產(chǎn)品的供應商。
|
