移動(dòng)設備中需要改進(jìn)性能的最新領(lǐng)域是存儲系統。JEDEC正在推動(dòng)LPDDR3存儲接口規范發(fā)展，其一直以1.2V的電壓工作。LPDDR3給移動(dòng)設備設計帶來(lái)的是更快的讀/寫(xiě)速度、更緊密的封裝，以及更低的電池耗電量。下一代智能手機和平板電腦將采用這種新型存儲技術(shù)，當然也給LPDDR3的測試和檢驗帶來(lái)了新的挑戰，包括在執行信號完整性測量時(shí)的信號訪(fǎng)問(wèn)以及精確檢測更低幅度的快速讀/寫(xiě)突發(fā)。

JEDEC要求從存儲芯片的焊球處執行信號完整性驗證測試。由于LPDDR3的封裝尺寸縮小，挑戰變成了實(shí)現良好信號完整性測量的“觀(guān)測點(diǎn)精度”問(wèn)題。從不能接觸的節點(diǎn)獲得準確的波形數據是LPDDR3的主要問(wèn)題。

在傳統計算系統中，可以從DIMM背面，用非常短的過(guò)孔把探測點(diǎn)與焊球隔開(kāi)，實(shí)現焊球探測接入。在基于移動(dòng)設備的存儲器中，DIMM可能就位于處理器芯片的頂部，不必再接入封裝的背面。這樣一來(lái)，必須考慮插入式工具（interposer）/夾具，以打開(kāi)物理通路。這些器件帶來(lái)了額外的信號損耗，影響著(zhù)觀(guān)測點(diǎn)精度。而在測量?jì)x器中，必須檢定(一般使用采樣示波器或VNA作為S參數)并考慮觀(guān)測點(diǎn)精度。

一旦能夠在LPDDR3測試中實(shí)現可靠的觀(guān)測點(diǎn)，那么下一個(gè)挑戰是使用適當的儀器采集和顯示信號，實(shí)現準確檢驗。在1.2V時(shí)，LPDDR3信號將要求在示波器中更審慎地設置幅度測量(垂直標度)。LPDDR3存儲器上的讀/寫(xiě)速度數據流越快，就需要更精確的觸發(fā)方式，隔離有序突發(fā)業(yè)務(wù)，檢驗其電氣性能是否滿(mǎn)足JEDEC的新興規范。

總之，對移動(dòng)設備性能無(wú)休止的需求導致需要更高的存儲器帶寬，來(lái)處理數據密集型多媒體應用，同時(shí)要在一定程度上降低電池耗電量，以延長(cháng)充電的間隔時(shí)間。JEDEC機構的最新工作將升級兩個(gè)前沿領(lǐng)域。成功地實(shí)現這一點(diǎn)要求優(yōu)秀的測試觀(guān)測點(diǎn)策略及可靠的平臺，以采集信號，執行很快就會(huì )出現的一致性測試和驗證測試。