隨著(zhù)技術(shù)的進(jìn)步，EMI 對電路正常運行構成越來(lái)越大的威脅。這是因為電子應用正轉向各種無(wú)線(xiàn)通信或者便攜式平臺。因此大多數干擾 EMI 信號最終都以傳導 EMI 的形式進(jìn)入到 PCB 線(xiàn)跡（trace）中。
當您努力想要設計出一種抗 EMI 電路時(shí)，您會(huì )發(fā)現，模擬傳感器電路往往會(huì )成為巨大的 EMI 吸收器。這是因為，傳感器電路常常產(chǎn)生低電平信號，并且有許多高阻抗模擬端口。另外，這些電路使用更加緊湊的組件間隔，其讓系統更容易截獲和傳導噪聲干擾，從而進(jìn)入到線(xiàn)跡中。
在這種 EMI 情況下，運算放大器 (op amp) 便會(huì )成為一個(gè)主要目標。我們在本系列文章的第1部分“EMI 如何通過(guò)介質(zhì)干擾電路”看到了這種效應。(文章詳情請見(jiàn)：http://news.eefocus.com/article/12-06/261338887464.html?sort=1771_1773_1819_0 )，此文中圖 1 所示 EMI 信號引起 1.5 伏的偏移電壓誤差！
一個(gè)標準的運算放大器有 3 個(gè)低阻抗引腳（正功率、負功率和輸出）以及 2 個(gè)高阻抗輸入引腳（請參見(jiàn)圖 1a）。盡管這些引腳可以抵抗 EMI 影響，但是輸入引腳最為脆弱。

圖 1 EMIRR 與 EMIRR IN+ 測定方法比較
 
EMIRR 電磁干擾抑制比
電壓反饋放大器的反相和非反相引腳的特性基本相同。但是，非反相輸入（請參見(jiàn)圖 1b）的放大器 EMI 耐受度測試最為簡(jiǎn)單。

方程式 1
方程式 1 中，V_{RF_PEAK} 為所用 RF 電壓的峰值，V_OS 為放大器的 DC 偏移電壓，而 100 mV_P 為 100 mV_P 輸入信號 EMIRR IN+ 參考。
您可以利用 EMIRR 衡量標準，比較放大器的 EMI 抑制性能。圖 2 顯示了　TI OPA333 CMOS 運算放大器的 EMIRR IN+ 響應。該圖表明，這種器件可以較好地抑制器件300 kHz帶寬以上的頻率信號。

 
圖 2 OPA333、EMRR IN+ 與頻率的關(guān)系
相比外部 RC 濾波器，集成電路內部 EMI 濾波器擁有三個(gè)方面的好處。潛在用戶(hù)可以對包含集成濾波器的放大器的性能進(jìn)行測試，以保證其在較寬頻率范圍的 EMI 抑制性能⁽²⁾。無(wú)源濾波器組件在寄生電容和電感方面并不理想，其限制了濾波器抑制甚高頻噪聲的能力。與之形成對比的是，集成電路與片上無(wú)源組件的電氣特性十分匹配。最后，使用內部濾波器的集成電路還可以給客戶(hù)帶來(lái)其它一些好處，例如：組件數目更少、成本更低和電路板面積更小等。
為了降低電路的 EMI 敏感度，電路板設計人員應始終注意使用良好的布局方法�？梢酝ㄟ^(guò)讓線(xiàn)跡長(cháng)度盡可能的短，使用表面貼裝組件，以及使用具有專(zhuān)用信號回路接地層的印制電路板 (PCB)，來(lái)實(shí)現上述目標。盡可能地保持接地層完整，并讓數字信號遠離模擬信號通路。另外，將射頻旁路電容器放置在所有集成電路電源引腳上。讓這些電容器靠近器件引腳，并確保在潛在 EMI 頻率下其阻抗盡可能地接近 0 歐姆。