LDO線(xiàn)性穩壓器通常被設計工程師作為輔助措施，并且經(jīng)常被選用于產(chǎn)品開(kāi)發(fā)的后期階段。設計工程師比較關(guān)注的是如何使復雜的基頻(BB) 或射頻( RF )ASIC 發(fā)揮作用，而不是其所選線(xiàn)性穩壓器的功率/性能。
線(xiàn)性穩壓器的選擇依據通常性能列表中的主要規格，而不是位于數據表封面以?xún)鹊姆浅ｊP(guān)鍵的核心和性能參數。規格經(jīng)常很容易令人誤解 - 封面上所列的規格只代表主要參數，但如果不與其他連接參數相結合時(shí)，便失去了價(jià)值。例如，接地電流是這些參數中的一個(gè)。出現這種情形的原因是，線(xiàn)性穩壓器市場(chǎng)的競爭性質(zhì)讓器件制造商認識到, 需要讓時(shí)間有限的工程師們更加關(guān)注自己的器件。此外，在信息提供方式方面，也沒(méi)有真正的標準化。不同的數值范圍、溫度和負載只會(huì )使設計工程師在比較部件時(shí)導致混淆。線(xiàn)性穩壓器
現代線(xiàn)性穩壓器為滿(mǎn)足具有挑戰性的要求提供了許多獨特的結構�；旧�，線(xiàn)性穩壓器是一個(gè)運算放大器加一個(gè)通路晶體管。運算放大器使用兩個(gè)參考點(diǎn)，一個(gè)是內部帶隙基準，另一個(gè)是輸出端的電阻分壓電路。在穩壓過(guò)程中，電阻分壓網(wǎng)絡(luò )的電壓值向運算放大器提供與帶隙基準相比較的反饋。
比較的結果決定了通路晶體管增加或減少導通電流。這是具有兩個(gè)主極點(diǎn)的閉環(huán)系統，這兩個(gè)主極點(diǎn)分別是誤差放大器/通路晶體管的內部極點(diǎn)，以及輸出電流需求和輸出電容器的 ESR 構成的外部極點(diǎn)。這兩個(gè)主導極點(diǎn)的處理將影響器件的性能，并會(huì )對閉環(huán)的穩定性構成主要影響(見(jiàn)圖1)。
圖1
線(xiàn)性穩壓器分類(lèi)
更高的效率是設計工程師持續的要求。這個(gè)要求就轉化為對Iq(靜態(tài)工作電流) 和正向電壓降的降低。隨著(zhù)制造商提高線(xiàn)性穩壓器的標準性能，也為其他特性帶來(lái)了負面影響。
通用線(xiàn)性穩壓器的設計可以提供最佳的整體性能。
彼此互相影響的性能指標會(huì )被折中處理。
封裝選擇則主要取決于成本和廣泛的市場(chǎng)接受能力。
數字線(xiàn)性穩壓器
數字線(xiàn)性穩壓器設計用于支持系統的主數字核心�，F代 DSP 和微控制器必須具有快速的效率以及通常較高的電流要求。
需要無(wú)線(xiàn)標準的新興市場(chǎng)需要大量的濾波，這為數字處理核心的軟件負載帶來(lái)很大的壓力，這將轉化為對電源管理器件的高要求和快速響應。這些功能驅使著(zhù)那些對于數字負載非常重要的主要特性的發(fā)展。(圖2)線(xiàn)路和負載調整率/瞬態(tài)響應是其中首要的功能。這些參數盡管在數據表中通常不太容易找到，但可以通過(guò)兩種方式來(lái)確定：V/I的偏差百分比或實(shí)際V/I偏差值。這些值應以一種負載電流為參考基準或以輸入電壓的變化為參考基準。
圖2
電池供電的和低功率的系統具有長(cháng)期的非工作時(shí)間，數字線(xiàn)路穩壓器被設計成在這期間進(jìn)入休眠狀態(tài)，而在需要時(shí)可快速啟動(dòng)。在休眠模式期間，線(xiàn)性穩壓器的所有主操作(包括帶隙基準)將關(guān)閉。重要的是，快速開(kāi)啟時(shí)不能導致過(guò)沖。線(xiàn)性穩壓器的過(guò)沖以及克服過(guò)沖的能力取決于Iq值，隨著(zhù)Iq值的降低，保持或改進(jìn)這種能力將會(huì )更難。
我們所需的就是能夠快速驅動(dòng)內部電容節點(diǎn)，并且具有可用電流來(lái)實(shí)現這一點(diǎn)。隨著(zhù)我們進(jìn)一步降低驅動(dòng)內部電容節點(diǎn)的可用電流，線(xiàn)性穩壓器的反應能力將隨之降低。
假定我們設計了一個(gè)反應能力足夠快的電路，但存在過(guò)沖現象，則克服過(guò)沖的一種方法就是通過(guò)采用電容器來(lái)阻滯過(guò)沖。結果，這將增加電容負載，并且提高Iq值的需求。
模擬/射頻線(xiàn)性穩壓器
模擬線(xiàn)性穩壓器主要圍繞著(zhù)空中接口的要求驅動(dòng)。
空中接口是便攜式通信的最薄弱環(huán)節，因為信號對噪聲和信號衰減極為敏感。因此當考慮模擬線(xiàn)性穩壓器時(shí)，很重要的一點(diǎn)是，器件本身不會(huì )在所需的信號中進(jìn)一步增加噪聲，并且抑制其他電源的噪聲。模擬穩壓器需要良好的抗噪聲性能(以有效值VRMS來(lái)度量)以及噪聲抑制能力(以電源抑制比PSRR的dB值來(lái)度量)。
降低噪聲
帶隙參考和通路晶體管是主要噪聲源。增加外部旁路電容器可以降低此噪聲，但這會(huì )增加成本以及波形系數。也可以在硅片內增加內部電容器，因為晶體管級別的噪聲實(shí)際上是以下兩個(gè)因素構成的：熱噪聲和閃爍噪聲。原因是電子相互碰撞，和Si02級別中的電子捕獲。
PSRR 是器件抑制另一個(gè)穩壓組件或噪聲源產(chǎn)生噪聲的能力，這在模擬環(huán)境中相當重要，因為模擬 IC 器件比數字 IC 器件對噪聲更敏感。
噪聲本身與接地電流具有直接相關(guān)性，因為它受晶體管驅動(dòng)的影響。Mosfet 中的驅動(dòng)電流越低，閃爍噪聲和熱噪聲越差。較低的驅動(dòng)又將轉換為較低的 Iq 值。
因此，在選擇線(xiàn)性穩壓器時(shí)，必須查看產(chǎn)品詳細資料以評估您的獨特應用所需的整體性能。
|
