事實(shí)上，數字電路具有噪聲。飽和邏輯（例如TTL和CMOS）在開(kāi)關(guān)過(guò)程中會(huì )短暫地從電源吸入大電流。但由于邏輯級的抗擾度可達數百毫伏以上，因而通常對電源去耦的要求不高。相反，模擬電路非常容易受噪聲影響—包括在電源軌和接地軌上—因此，為了防止數字噪聲影響模擬性能，應該把模擬電路和數字電路分開(kāi)。這種分離涉及到接地回路和電源軌的分開(kāi)，對混合信號系統而言可能比較麻煩。

    然而，如果高精度混合信號系統要充分發(fā)揮性能，則必須具有單獨的模擬地和數字地以及單獨電源，這一點(diǎn)至關(guān)重要。事實(shí)上，雖然有些模擬電路采用+5 V單電源供電運行，但并不意味著(zhù)該電路可以與微處理器、動(dòng)態(tài)RAM、電扇或其他高電流設備共用相同+5 V高噪聲電源。模擬部分必須使用此類(lèi)電源以最高性能運行，而不只是保持運行。這一差別必然要求我們對電源軌和接地接口給予高度注意。

    請注意，系統中的模擬地和數字地必須在某個(gè)點(diǎn)相連，以便讓信號都參考相同的電位。這個(gè)星點(diǎn)（也稱(chēng)為模擬/數字公共點(diǎn)）要精心選擇，確保數字電流不會(huì )流入系統模擬部分的地。在電源處設置公共點(diǎn)通常比較便利。

    許多ADC和DAC都有單獨的“模擬地”(AGND)和“數字地”(DGND)引腳。在設備數據手冊上，通常建議用戶(hù)在器件封裝處將這些引腳連在一起。這點(diǎn)似乎與要求在電源處連接模擬地和數字地的建議相沖突；如果系統具有多個(gè)轉換器，這點(diǎn)似乎與要求在單點(diǎn)處連接模擬地和數字地的建議相沖突。

    其實(shí)并不存在沖突。這些引腳的“模擬地”和“數字地”標記是指引腳所連接到的轉換器內部部分，而不是引腳必須連接到的系統地。對于ADC，這兩個(gè)引腳通常應該連在一起，然后連接到系統的模擬地。由于轉換器的模擬部分無(wú)法耐受數字電流經(jīng)由焊線(xiàn)流至芯片時(shí)產(chǎn)生的壓降，因此無(wú)法在IC封裝內部將二者連接起來(lái)。但它們可以在外部連在一起。

    圖1顯示了ADC的接地連接這一概念。這樣的引腳接法會(huì )在一定程度上降低轉換器的數字噪聲抗擾度，降幅等于系統數字地和模擬地之間的共模噪聲量。但是，由于數字噪聲抗擾度經(jīng)常在數百或數千毫伏水平，因此一般不太可能有問(wèn)題。

模擬噪聲抗擾度只會(huì )因轉換器本身的外部數字電流流入模擬地而降低。這些電流應該保持很小，通過(guò)確保轉換器輸出沒(méi)有高負載，可以最大程度地減小電流。實(shí)現這一目標的好方法是在ADC輸出端使用低輸入電流緩沖器，例如CMOS緩沖器-寄存器IC。

如果轉換器的邏輯電源利用一個(gè)小電阻隔離，并且通過(guò)0.1 μF (100 nF)電容去耦到模擬地，則轉換器的所有快速邊沿數字電流都將通過(guò)該電容流回地，而不會(huì )出現在外部地電路中。如果保持低阻抗模擬地，而能夠充分保證模擬性能，那么外部數字地電流所產(chǎn)生的額外噪聲基本上不會(huì )構成問(wèn)題。