目前的交換式穩壓器和電源設計更精巧、性能也更強大，但其面臨的挑戰之一，在于不斷加速的開(kāi)關(guān)頻率使得PCB設計更加困難。PCB布局正成為區分一個(gè)開(kāi)關(guān)電源設計好壞的分水嶺。本文將就如何在第一次就實(shí)現良好PCB布局提出建議。

以一個(gè)將24V降為3.3V的3A交換式穩壓器為例。乍看之下，一個(gè)10W穩壓器不會(huì )太困難，所以設計師通常會(huì )忍不住直接進(jìn)入建構階段。

不過(guò)，在采用像美國國家半導體的Webench等設計軟件后，我們可觀(guān)察該構想實(shí)際上會(huì )遭遇哪些問(wèn)題。輸入上述要求后，Webench會(huì )選出該公司‘Simpler Switcher’系列的LM25576(一款包括3A FET的42V輸入組件)。它采用的是帶散熱墊的TSSOP-20封裝。

Webench選項包括對體積或效率的設計最佳化，這些均為單一選項。即高效率要求低開(kāi)關(guān)頻率(降低FET內的開(kāi)關(guān)損耗)。因此需要大容量的電感和電容，因而需更大PCB空間。

注意：最高效率是84%，且此最高效率是當輸入-輸出間的壓差很低時(shí)實(shí)現的。此例中，輸入/輸出比率大于7。一般情況，用兩個(gè)級降低級-級比率，但透過(guò)兩個(gè)穩壓器得到的效率不會(huì )更好。

接著(zhù)，我們選擇最小PCB面積的最高開(kāi)關(guān)頻率。高開(kāi)關(guān)頻率最可能在布局方面產(chǎn)生問(wèn)題。隨后Webench產(chǎn)生包含所有主動(dòng)和被動(dòng)組件的電路圖。

電路設計

參考圖1的電流通路：把FET在導通狀態(tài)下流經(jīng)的通路標記為紅色;把FET在關(guān)斷狀態(tài)下的回路標記為綠色。我們觀(guān)察到兩種不同情況：兩種顏色區域和僅一種顏色的區域。我們必須特別關(guān)注后一種情況，因為此時(shí)電流在零以及滿(mǎn)量程電壓間交替變化。這些均為高di/dt區域。

圖1

高di/dt的交流電在PCB導線(xiàn)周?chē)�產(chǎn)生大量磁場(chǎng)，該磁場(chǎng)是該電路內其它組件甚至同一或鄰近PCB上其它電路的主要干擾源。由于假設公共電流路徑不是交流電，因此它不是關(guān)鍵路徑，di/dt的影響也小得多。另一方面，隨著(zhù)時(shí)間變化，這些區域的負載更大。本例中，從二極管陰極到輸出以及從輸出地到二極管陽(yáng)極是公共通路。當輸出電容充放電時(shí)，該電容具有極高的di/dt。連接輸出電容的所有線(xiàn)路必須滿(mǎn)足兩個(gè)條件：由于電流大，它們要寬；為最小化di/dt影響，它們必須盡量短。

圖2

事實(shí)上，設計師不應采用把導線(xiàn)從Vout和接地引至電容的所謂傳統布局方法。這些導線(xiàn)應是流經(jīng)大交流電的。將輸出和接地直接連至電容端子是更好的方法。因此，交替變化的電流僅展現在電容上。連接電容的其它導線(xiàn)現在流經(jīng)的幾乎是恒定電流，且與di/dt相關(guān)的任何問(wèn)題都已被解決。

圖3

接地是另一個(gè)經(jīng)常發(fā)生誤解之處。簡(jiǎn)單地在‘level 2’放置一個(gè)地平面并將全部接地連接連至其上并不會(huì )獲得好的結果。

圖4

讓我們看看為什么。我們的設計范例顯示，有高達3A的電流必須從接地流回到源端(一個(gè)24V汽車(chē)電池或一個(gè)24V電源)。在二極管、COUT、CIN和負載的接地連接處會(huì )有大電流。而交換式穩壓器的接地連接流經(jīng)的電流小。同樣情況也適用于電阻分壓器的接地參考。若上述全部接地接腳都連至一個(gè)地平面，我們會(huì )遇到接地彈跳(ground bouncing)。雖然很小，但電路中的感應點(diǎn)(如藉以獲得反饋電壓的電阻分壓器)將不會(huì )有穩定的參考接地。這樣，整個(gè)穩壓精密度將受到極大影響。實(shí)際上，我們甚至會(huì )從隱藏在level 2的地平面中得到‘震鈴(ringing)’，而該震鈴非常難以定位。

另外，大電流連接必須用到連接地平面的過(guò)孔，而過(guò)孔是另一個(gè)干擾和噪聲源。把CIN接地連接作為電路輸入和輸出側所有大電流接地導線(xiàn)的星節點(diǎn)是更好的方案。星節點(diǎn)連接地平面及兩個(gè)小電流接地連接(IC和分壓器)。

圖5

現在地平面很潔凈：沒(méi)有大電流、沒(méi)有地彈跳。所有大電流地是以星型與CIN地連接起來(lái)的。所有設計師必須做的是使接地導線(xiàn)(全部在PCB的第一層)盡可能短而粗。在這種背景下，若節省銅，基本上不會(huì )獲得好結果。

節點(diǎn)阻抗

應檢查高阻抗節點(diǎn)，因為它們很容易被干擾。

最關(guān)鍵節點(diǎn)是IC的反饋接腳，其訊號取自電阻分壓器。FB接腳是放大器(如LM25576)或比較器的輸入(如采用磁滯穩壓器的場(chǎng)合)。在兩種情況，FB點(diǎn)的阻抗都相當高。因此，電阻分壓器應放置在 FB接腳的右側，從電阻分壓器中間連一條短導線(xiàn)到FB。從輸出到電阻分壓器的導線(xiàn)是低阻抗，且可用較長(cháng)導線(xiàn)連至電阻分壓器。此處的重點(diǎn)是布線(xiàn)方法而非導線(xiàn)長(cháng)度。

其它節點(diǎn)就不是如此關(guān)鍵了。所以不必憂(yōu)慮開(kāi)關(guān)節點(diǎn)、二極管、COUT、開(kāi)關(guān)IC的VIN接腳或CIN。

布線(xiàn)技巧

布線(xiàn)手法會(huì )為電阻分壓器帶來(lái)差別。該導線(xiàn)從COUT連至電阻分壓器，其接地回到COUT。我們必須確保該回路不會(huì )形成一個(gè)開(kāi)放區域。開(kāi)放區域會(huì )產(chǎn)生接收天線(xiàn)的作用。若我們能保證導線(xiàn)下的地平面是沒(méi)被干擾的，則由導線(xiàn)和其下的接地以及l(fā)evel 1和level 2間形成的區域應是不受干擾的�，F在，我們可得知為何接地不應放在level 4，因為距離顯著(zhù)增加了。

另一種方式是電阻分壓器的地連接可布線(xiàn)至level 1，使兩條導線(xiàn)平行并盡可能靠近以使區域更小。這些觀(guān)察適用于訊號流經(jīng)的全部導線(xiàn)：傳感器連接、放大器輸出、ADC或音訊功率放大器的輸入。對每個(gè)模擬訊號，都要處理得使其不太容易導入噪聲。

只要有可能，就盡量最小化開(kāi)放區域的這個(gè)要求，對低阻抗導線(xiàn)也同樣適用；在這種情況下，我們有一個(gè)向PCB其它部份或其它設備發(fā)射干擾訊號的潛在源(天線(xiàn))。注意：就開(kāi)放區域來(lái)說(shuō)是越小越好。

以下兩條導線(xiàn)也很關(guān)鍵：從IC的開(kāi)關(guān)輸出到二極管和電感節點(diǎn)；從二極管到該節點(diǎn)。這兩條導線(xiàn)都有很高的di/dt：無(wú)論是開(kāi)關(guān)導通還是二極管流過(guò)電流，所以這些導線(xiàn)應盡可能短而粗。從節點(diǎn)到電感以及從電感到COUT的導線(xiàn)就不那么關(guān)鍵。在本例中，電感電流相對恒定且變化緩慢。我們所要做的是確保它是低阻抗點(diǎn)以最小化壓降。

實(shí)際布局

我們看一下好的布局(下面)。主要組件是一款與外接FET一起使用的MSOP-8封裝控制器。

觀(guān)察CIN附近的空間。注意：該電容的接地點(diǎn)直接連至二極管陽(yáng)極。你無(wú)法使‘電源地’內的導線(xiàn)過(guò)短!FET[SW]應向上移動(dòng)幾毫米以縮短陰極-電感-FET導線(xiàn)。

COUT區域是看不到的。但我們可觀(guān)察到電阻分壓器(FB1-FB2)非常接近該IC。FB2與另一個(gè)地平面連接，IC的地接腳也一樣處理。利用三個(gè)過(guò)孔把‘訊號’地連至地平面，而‘電源’地也是利用三個(gè)過(guò)孔連接PCB的GND接腳。這樣，‘訊號’地就不會(huì )‘看’到‘電源’地的任何接地彈跳。

若你遵循幾個(gè)簡(jiǎn)單規則(本文僅討論了其中一些)，則你的PCB布局將不會(huì )遇到麻煩。在動(dòng)手布局前，仔細思考PCB布局將事半功倍，有助于節省處理開(kāi)關(guān)電源異常所需花費的時(shí)間。