數�；旌闲盘栯娐返牡凸�耗設計
1、集成電路的低功耗設計動(dòng)因
在集成電路發(fā)展的早期到上世紀八十年代，功耗問(wèn)題并不是很突出。在這段時(shí)間內，由于電路系統規模普遍較小和CMOS工藝的興起，低功耗尚未被作為IC設計的重要因素。
在1968年，Intel公司的創(chuàng )始人之一G. Moore就預測，每18到24個(gè)月，IC的集成度將提高一倍，這就是著(zhù)名的Moore定律。而事實(shí)上，這四十多年來(lái)，IC技術(shù)就是基本上遵循著(zhù)Moore定律取得了巨大的發(fā)展。集成電路經(jīng)歷了從小規模集成（SSI）發(fā)展到超大規模（VLSI）到現在的甚大規模集成（ULSI），即一個(gè)芯片上可以包含一億以上的元件的水平。雖然量子效應和經(jīng)濟的限制將使IC集成度增長(cháng)的速度趨緩，但是可以預見(jiàn)的是，隨著(zhù)新技術(shù)的采用IC的集成度持續發(fā)展的勢頭將不會(huì )改變。同時(shí)，系統的復雜度也在不斷地提高，即將不同功能的器件和電路都集成到一個(gè)芯片上，構成一個(gè)系統集成芯片（SOC）。顯然，集成電路復雜度和集成度的提高使得低功耗正成為一個(gè)不可或缺的電路設計指標。
首先，過(guò)高的功耗將使芯片容易過(guò)熱，電路可靠性下降，最終導致失效。有研究表明，溫度每升高10 C，器件的故障率將提高兩倍；另外，不斷增高的功耗將給芯片的封裝和散熱提出了更高的要求，這不僅會(huì )增加成本，而且在小型化應用場(chǎng)合中，這種方案往往不被采納。
更重要的是，消費類(lèi)電子產(chǎn)品的發(fā)展和大量應用推動(dòng)了對功耗問(wèn)題的研究。
低功耗的概念是由電子手表等工業(yè)首次提出的，而在小型化、高集成度的消費類(lèi)電子產(chǎn)品中，為了降低電路成本、提高電路穩定性、可靠性，更需要設計低功耗電路，以保證在集成度提高時(shí)，單位面積維持同樣甚至更低的功耗。同時(shí)，因為在過(guò)去的三十年中電池的容量?jì)H僅增加了2～4倍，遠沒(méi)有VLSI技術(shù)的發(fā)展迅速，所以在電池供電系統中，集成電路的低功耗設計是延長(cháng)電池使用壽命的最有效手段。此外，便攜式設備趨于使用更少的電池，以減小尺寸和重量，也必然要求電路實(shí)現低功耗。和十年前相比，消費類(lèi)電子產(chǎn)品在電子產(chǎn)業(yè)中的比例已從40%快速增長(cháng)到55%，因此可以說(shuō)消費類(lèi)電子產(chǎn)品是低功耗設計的主要推動(dòng)力。

2、數�；旌闲盘栯娐返牡凸�耗研究
在這種技術(shù)需求和便攜式電子產(chǎn)品的應用需求的強烈推動(dòng)下，CMOS集成電路低壓低功耗設計受到了人們的極大重視。目前，人們對集成電路的功耗研究，主要集中在以下兩個(gè)方面：
一是低功耗工藝的研究。這主要集中在減小特征尺寸、降低電源電壓和降低閾值電壓方面。減小特征尺寸，有助于將復雜系統集成在同一芯片上，進(jìn)行有效地功耗管理。但是當特征尺寸縮小到一定程度，熱載流子效應、動(dòng)態(tài)節點(diǎn)的軟失效將極大地影響著(zhù)器件的性能，降低電源電壓成為解決上述問(wèn)題的較好方案。為了保證低壓邏輯電路的驅動(dòng)電流不減少和工作頻率不降低，在降低電源電壓的同時(shí)也要求降低閾值電壓，但是同比例降低閾值電壓會(huì )使漏泄電流指數級增加。采用多閾值電壓器件或是采用可變閾值電壓技術(shù)有望減小漏泄電流引起的功耗，而這些技術(shù)都比較依賴(lài)制造工藝。
二是低功耗設計方法的研究。這是目前低功耗研究中最為活躍的領(lǐng)域。在工藝確定的情況下，它包括低功耗的設計方法及評估方法，但主要是針對數字電路。
在保證系統同樣性能的前提下，在芯片設計的初期，就從各個(gè)層次對功耗進(jìn)行分析優(yōu)化，不僅能夠縮短設計周期，還能夠實(shí)現整體功耗最小化目標。從設計的角度，低功耗設計方法可以分成系統級（System Level）、算法/結構（Architecture/Algorithm Level）、寄存器傳輸級（Register Transfer Level，RTL）、邏輯/門(mén)級（Logic/Gate Level）、版圖級（Layout Level）這幾個(gè)層次。其中，系統及算法作為低功耗技術(shù)中的高層次，對系統功耗的影響很大。在這種層次上的功耗分析將能對系統功耗進(jìn)行預測及優(yōu)化，并能實(shí)現幾個(gè)數量級的功耗降低，因此必須加以重視。
有效的功耗評估工具和方法是低功耗研究的另一個(gè)重要內容。如何在設計的不同層次對電路功耗進(jìn)行快速準確地估計，也是集成電路設計中的一個(gè)熱點(diǎn)和難點(diǎn)問(wèn)題。通常，把功耗評估分為基于隨機統計和模擬的方法這兩類(lèi)。
基于隨機統計的功耗估算方法，其基本思想為：先根據模塊的版圖或邏輯描述，抽取電路或邏輯模型，然后用隨機產(chǎn)生的輸入流模擬，計算平均功耗。
它的優(yōu)點(diǎn)是速度較快，而且不需要電路內部信息，但功耗估算準確程度不及基于模擬的方法，因此適用于通常設計的早期階段。
基于模擬的功耗估算方法是用一組典型的輸入矢量進(jìn)行功耗模擬，以獲得平均功耗、最大功耗及最小功耗值�；�于模擬的方法精度高，但所占存儲空間和模擬時(shí)間較大，因此可以用一些啟發(fā)信息來(lái)加速收斂，如蒙特卡羅（Monte Carlo）
模擬方法和遺傳算法。其中，蒙特卡羅方法是在電路輸入端隨機產(chǎn)生輸入信號，再用模擬方法計算在某一時(shí)間間隔內的功耗。如果將現有的電路級、門(mén)級等模擬方法用于蒙特卡羅程序的內環(huán)，將能夠實(shí)現速度和計算精度的折衷。典型的基于模擬方法的功耗分析軟件有POWERMILL、Entice-Aspen等。
需要指出的是，目前的低功耗研究大多是對模擬和數字電路進(jìn)行分開(kāi)討論。這和模擬電路自身的特點(diǎn)密切相關(guān)。模擬集成電路和處理0或1信號的數字電路不同，它主要處理幅度、時(shí)間、頻率連續變化的信號，并且具有以下特點(diǎn)：
①電路形式的多樣性。包括數據轉換器（如A/D轉換器、D/A轉換器等）、運算放大器、線(xiàn)性放大器（低噪聲放大器、寬帶放大器等）、非線(xiàn)性放大器（模擬乘法器、對數/反對數放大器等）、多路模擬開(kāi)關(guān)、電源電壓調節器（線(xiàn)性調壓器、開(kāi)關(guān)電源控制器等）、智能功率IC以及各類(lèi)專(zhuān)用IC.
②性能指標的多樣性。包括精度、輸入范圍、失真、噪聲、電源電壓抑制比（PSRR）、增益、頻率帶寬、輸入/出阻抗等。
③電路結構的多樣性。僅以一個(gè)運放為例，就有兩級、Cascode、折疊式（Folded）Cascode、A/AB類(lèi)放大器、單端/差分放大器等眾多結構。
④器件的多樣性。常見(jiàn)的器件就有晶體管、二極管、電阻、電容、甚至電感等。
模擬電路處理信號的連續性、電路結構形式的多樣性、性能指標的精確性，都使得電路及版圖的設計必須圍繞具體電路展開(kāi)，設計的自動(dòng)化程度遠遠低于數字電路，而難度又遠高于后者。
雖然在數字時(shí)代，數字電路的設計方法、工藝條件都領(lǐng)先于模擬電路，數字IC的市場(chǎng)占有率也要高于模擬IC，但模擬電路畢竟是數字電路和現實(shí)世界的橋梁，所以它仍然有足夠的發(fā)展空間。另外，在實(shí)際的較高復雜度的系統中，總是把存儲電路、邏輯控制電路和模擬電路一起集成在同一芯片中，即所謂的數�；旌想娐�。CMOS工藝的成熟和在數字電路中的普遍應用，也要求系統中模擬電路工藝要和標準CMOS工藝相容，因此，模擬電路中包括功耗在內的性能將直接決定著(zhù)系統的性能。
在混合信號電路中，許多成功應用在數字電路中的低功耗技術(shù)，并不適合應用在模擬電路中。例如，降低電源電壓是減小功耗的有效方法，但對于模擬電路，給定的動(dòng)態(tài)范圍、增益和增益帶寬乘積，降低電源電壓將反而使功耗升高，這同時(shí)也說(shuō)明，在低電壓下實(shí)現低功耗，是以犧牲電路的一部分性能為代價(jià)的。因為模擬電路的性能不能脫離具體的電路來(lái)討論，所以有較多的文獻報道了低壓低功耗電路設計。
隨著(zhù)越來(lái)越多的電池供電數�；旌想娐返某霈F，上述傳統的設計方法受到了強烈的挑戰。低功耗必然要求對整個(gè)混合信號電路進(jìn)行統一的功耗管理，而不是將模擬、數字電路孤立開(kāi)來(lái)。從設計的角度，如何協(xié)同考慮數字、模擬電路的功耗，會(huì )遇到比純數字電路或純模擬電路更多的困難。