第一：系統內大部分器件的動(dòng)作都是在時(shí)鐘的跳變沿上進(jìn)行，這就要求時(shí)鐘信號時(shí)延差要非常小，否則就可能造成時(shí)序邏輯狀態(tài)出錯。
第二：時(shí)鐘信號通常是系統中頻率最高的信號。
第三：時(shí)鐘信號通常是負載最重的信號， 所以要合理分配負載。

全局時(shí)鐘（Global Clock）。它是由片上的時(shí)鐘管腳引入，經(jīng)過(guò)鎖相和放大之后，輸出給寄存器的穩定、可靠的信號。這種時(shí)鐘的時(shí)延被設計的最小，相對時(shí)延也最小。

門(mén)控時(shí)鐘。這種時(shí)鐘從一些信號經(jīng)過(guò)組合邏輯產(chǎn)生.

多級邏輯時(shí)鐘。它不僅僅用了組合邏輯還加入了前級寄存器的輸出。所以毛刺也無(wú)極限啊。

行波時(shí)鐘。上級寄存器的輸出作為下級寄存器的時(shí)鐘逐次傳下去。理論上，行波時(shí)鐘可以非常完美的運行下去。但是，在這里總是有但是的，但是，考慮到這些寄存器時(shí)間的時(shí)鐘的時(shí)延控制的難度，我們不得不說(shuō)：行波鏈上的時(shí)鐘波動(dòng)會(huì )變得極大，最終破壞整體時(shí)延要求，使得系統的整體工作時(shí)鐘嚴重降低。