TTL電路
TTL集成電路的主要型式為晶體管－晶體管邏輯門(mén)（transistor-transistor logic gate），TTL大部分都采用5V電源。

1.輸出高電平Uoh和輸出低電平Uol

Uoh≥2.4V，Uol≤0.4V

2.輸入高電平和輸入低電平

Uih≥2.0V，Uil≤0.8V

CMOS電路

CMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應開(kāi)路，接到地或者電源上。CMOS電路的優(yōu)點(diǎn)是噪聲容限較寬，靜態(tài)功耗很小。

1.輸出高電平Uoh和輸出低電平Uol

Uoh≈VCC，Uol≈GND

2.輸入高電平Uoh和輸入低電平Uol

Uih≥0.7VCC，Uil≤0.2VCC（VCC為電源電壓，GND為地）

從上面可以看出：

在同樣5V電源電壓情況下，COMS電路可以直接驅動(dòng)TTL，因為CMOS的輸出高電平大于2.0V，輸出低電平小于0.8V；而TTL電路則不能直接驅動(dòng)CMOS電路，TTL的輸出高電平為大于2.4V，如果落在2.4V～3.5V之間，則CMOS電路就不能檢測到高電平，低電平小于0.4V滿(mǎn)足要求，所以在TTL電路驅動(dòng)COMS電路時(shí)需要加上拉電阻。如果出現不同電壓電源的情況，也可以通過(guò)上面的方法進(jìn)行判斷。

如果電路中出現3.3V的COMS電路去驅動(dòng)5V CMOS電路的情況，如3.3V單片機去驅動(dòng)74HC，這種情況有以下幾種方法解決，最簡(jiǎn)單的就是直接將74HC換成74HCT（74系列的輸入輸出在下面有介紹）的芯片，因為3.3V CMOS可以直接驅動(dòng)5V的TTL電路；或者加電壓轉換芯片；還有就是把單片機的I/O口設為開(kāi)漏，然后加上拉電阻到5V，這種情況下得根據實(shí)際情況調整電阻的大小，以保證信號的上升沿時(shí)間。

74系列簡(jiǎn)介

74系列可以說(shuō)是我們平時(shí)接觸的最多的芯片，74系列中分為很多種，而我們平時(shí)用得最多的應該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區別如下：

輸入電平輸出電平

74LS TTL電平TTL電平

74HC COMS電平COMS電平

74HCT TTL電平COMS電平

TTL和CMOS電平

1、TTL電平（什么是TTL電平）：

輸出高電平>2.4V，輸出低電平=2.0V，輸入低電平cmos 3.3v），所以互相連接時(shí)需要電平的轉換：就是用兩個(gè)電阻對電平分壓，沒(méi)有什么高深的東西。

2、OC門(mén)，即集電極開(kāi)路門(mén)電路，OD門(mén)，即漏極開(kāi)路門(mén)電路，必須外界上拉電阻和電源才能將開(kāi)關(guān)電平作為高低電平用。否則它一般只作為開(kāi)關(guān)大電壓和大電流負載，所以又叫做驅動(dòng)門(mén)電路。

3、TTL和COMS電路比較：

1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。

2）TTL電路的速度快，傳輸延遲時(shí)間短（5-10ns），但是功耗大。COMS電路的速度慢，傳輸延遲時(shí)間長(cháng)（25-50ns），但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正�，F象。

3）COMS電路的鎖定效應：

COMS電路由于輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產(chǎn)生鎖定效應時(shí)，COMS的內部電流能達到40mA以上，很容易燒毀芯片。

防御措施：1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過(guò)不超過(guò)規定電壓。2）芯片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。3）在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進(jìn)去。4）當系統由幾個(gè)電源分別供電時(shí)，開(kāi)關(guān)要按下列順序：開(kāi)啟時(shí)，先開(kāi)啟COMS路得電源，再開(kāi)啟輸入信號和負載的電源；關(guān)閉時(shí)，先關(guān)閉輸入信號和負載的電源，再關(guān)閉COMS電路的電源。

4、COMS電路的使用注意事項

1）COMS電路時(shí)電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個(gè)恒定的電平。

2）輸入端接低內阻的信號源時(shí)，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內。

3）當接長(cháng)信號傳輸線(xiàn)時(shí)，在COMS電路端接匹配電阻。

4）當輸入端接大電容時(shí)，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5）COMS的輸入電流超過(guò)1mA，就有可能燒壞COMS.

7、TTL門(mén)電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：

1）懸空時(shí)相當于輸入端接高電平。因為這時(shí)可以看作是輸入端接一個(gè)無(wú)窮大的電阻。

2）在門(mén)電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL門(mén)電路的輸入端負載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時(shí)，它輸入來(lái)的低電平信號才能被門(mén)電路識別出來(lái)，串聯(lián)電阻再大的話(huà)輸入端就一直呈現高電平。這個(gè)一定要注意。COMS門(mén)電路就不用考慮這些了。

8、TTL電路有集電極開(kāi)路OC門(mén)，MOS管也有和集電極對應的漏極開(kāi)路的OD門(mén)，它的輸出就叫做開(kāi)漏輸出。OC門(mén)在截止時(shí)有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因為當三極管截止的時(shí)候，它的基極電流約等于0，但是并不是真正的為0，經(jīng)過(guò)三極管的集電極的電流也就不是真正的0，而是約0.而這個(gè)就是漏電流。

開(kāi)漏輸出：OC門(mén)的輸出就是開(kāi)漏輸出；OD門(mén)的輸出也是開(kāi)漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時(shí)候要跟電源和上拉電阻一齊用。OD門(mén)一般作為輸出緩沖/驅動(dòng)器、電平轉換器以及滿(mǎn)足吸收大負載電流的需要。

9、什么叫做圖騰柱，它與開(kāi)漏電路有什么區別？

TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒(méi)有的叫做OC門(mén)。因為T(mén)TL就是一個(gè)三級關(guān)，圖騰柱也就是兩個(gè)三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA.

CMOS器件不用的輸入端必須連到高電平或低電平，這是因為CMOS是高輸入阻抗器件，理想狀態(tài)是沒(méi)有輸入電流的。如果不用的輸入引腳懸空，很容易感應到干擾信號，影響芯片的邏輯運行，甚至靜電積累永久性的擊穿這個(gè)輸入端，造成芯片失效。

另外，只有4000系列的CMOS器件可以工作在15伏電源下， 74HC， 74HCT等都只能工作在5伏電源下，現在已經(jīng)有工作在3伏和2.5伏電源下的CMOS邏輯電路芯片了。

CMOS電平和TTL電平：

CMOS邏輯電平范圍比較大，范圍在3～15V，比如4000系列當5V供電時(shí)，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。

而對于TTL芯片，供電范圍在0～5V，常見(jiàn)都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與TTL電路就有一個(gè)電平轉換的問(wèn)題，使兩者電平域值能匹配。

有關(guān)邏輯電平的一些概念：

要了解邏輯電平的內容，首先要知道以下幾個(gè)概念的含義：

1：輸入高電平（Vih）：保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當輸入電平高于Vih時(shí)，則認為輸入電平為高電平。

2：輸入低電平（Vil）：保證邏輯門(mén)的輸入為低電平時(shí)所允許的最大輸入低電平，當輸入電平低于Vil時(shí)，則認為輸入電平為低電平。

3：輸出高電平（Voh）：保證邏輯門(mén)的輸出為高電平時(shí)的輸出電平的最小值，邏輯門(mén)的輸出為高電平時(shí)的電平值都必須大于此Voh.

4：輸出低電平（Vol）：保證邏輯門(mén)的輸出為低電平時(shí)的輸出電平的最大值，邏輯門(mén)的輸出為低電平時(shí)的電平值都必須小于此Vol.

5：閥值電平（Vt）：數字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強能翻轉動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平> Vih，輸入低電平對于一般的邏輯電平，以上參數的關(guān)系如下：

Voh > Vih > Vt > Vil > Vol

6：Ioh：邏輯門(mén)輸出為高電平時(shí)的負載電流（為拉電流）。

7：Iol：邏輯門(mén)輸出為低電平時(shí)的負載電流（為灌電流）。

8：Iih：邏輯門(mén)輸入為高電平時(shí)的電流（為灌電流）。

9：Iil：邏輯門(mén)輸入為低電平時(shí)的電流（為拉電流）。

門(mén)電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門(mén)稱(chēng)為開(kāi)路門(mén)。開(kāi)路的TTL、CMOS、ECL門(mén)分別稱(chēng)為集電極開(kāi)路（OC）、漏極開(kāi)路（OD）、發(fā)射極開(kāi)路（OE），使用時(shí)應審查是否接上拉電阻（OC、OD門(mén)）或下拉電阻（OE門(mén)），以及電阻阻值是否合適。對于集電極開(kāi)路（OC）門(mén)，其上拉電阻阻值RL應滿(mǎn)足下面條件：

（1）：RL（VCC－Vol）/（Iol＋m*Iil）

其中n：線(xiàn)與的開(kāi)路門(mén)數；m：被驅動(dòng)的輸入端數。

10：常用的邏輯電平

。邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。

。其中TTL和CMOS的邏輯電平按典型電壓可分為四類(lèi)：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。

。5V TTL和5V CMOS邏輯電平是通用的邏輯電平。

。3.3V及以下的邏輯電平被稱(chēng)為低電壓邏輯電平，常用的為L(cháng)VTTL電平。

。低電壓的邏輯電平還有2.5V和1.8V兩種。

。ECL/PECL和LVDS是差分輸入輸出。

。RS-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。

OC門(mén)

OC門(mén)，又稱(chēng)集電極開(kāi)路（漏極開(kāi)路）與非門(mén)門(mén)電路，Open Collector（Open Drain）。

為什么引入OC門(mén)？

實(shí)際使用中，有時(shí)需要兩個(gè)或兩個(gè)以上與非門(mén)的輸出端連接在同一條導線(xiàn)上，將這些與非門(mén)上的數據（狀態(tài)電平）用同一條導線(xiàn)輸送出去。因此，需要一種新的與非門(mén)電路——OC門(mén)來(lái)實(shí)現“線(xiàn)與邏輯”。

OC門(mén)主要用于3個(gè)方面：

1、實(shí)現與或非邏輯，用做電平轉換，用做驅動(dòng)器。由于OC門(mén)電路的輸出管的集電極懸空，使用時(shí)需外接一個(gè)上拉電阻Rp到電源VCC.OC門(mén)使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅動(dòng)能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應當足夠大；從確保足夠的驅動(dòng)電流考慮應當足夠小。

2、線(xiàn)與邏輯，即兩個(gè)輸出端（包括兩個(gè)以上）直接互連就可以實(shí)現“AND”的邏輯功能。在總線(xiàn)傳輸等實(shí)際應用中需要多個(gè)門(mén)的輸出端并聯(lián)連接使用，而一般TTL門(mén)輸出端并不能直接并接使用，否則這些門(mén)的輸出管之間由于低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件上，可用OC門(mén)或三態(tài)門(mén)（ST門(mén)）來(lái)實(shí)現。用OC門(mén)實(shí)現線(xiàn)與，應同時(shí)在輸出端口應加一個(gè)上拉電阻。

3、三態(tài)門(mén)（ST門(mén)）主要用在應用于多個(gè)門(mén)輸出共享數據總線(xiàn)，為避免多個(gè)門(mén)輸出同時(shí)占用數據總線(xiàn)，這些門(mén)的使能信號（EN）中只允許有一個(gè)為有效電平（如高電平），由于三態(tài)門(mén)的輸出是推拉式的低阻輸出，且不需接上拉（負載）電阻，所以開(kāi)關(guān)速度比OC門(mén)快，常用三態(tài)門(mén)作為輸出緩沖器。

什么是OC、OD？

集電極開(kāi)路門(mén)（集電極開(kāi)路OC或漏極開(kāi)路OD）

Open-Drain是漏極開(kāi)路輸出的意思，相當于集電極開(kāi)路（Open-Collector）輸出，即TTL中的集電極開(kāi)路（OC）輸出。一般用于線(xiàn)或、線(xiàn)與，也有的用于電流驅動(dòng)。

Open-Drain是對MOS管而言，Open-Collector是對雙極型管而言，在用法上沒(méi)啥區別。

開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)：

a.利用外部電路的驅動(dòng)能力，減少I(mǎi)C內部的驅動(dòng)�；蝌寗�(dòng)比芯片電源電壓高的負載。

b.可以將多個(gè)開(kāi)漏輸出的Pin，連接到一條線(xiàn)上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線(xiàn)判斷總線(xiàn)占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時(shí)，下降延是芯片內的晶體管，是有源驅動(dòng)，速度較快；上升延是無(wú)源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會(huì )大。所以負載電阻的選擇要兼顧功耗和速度。

c.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。

d.開(kāi)漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來(lái)說(shuō)，開(kāi)漏是用來(lái)連接不同電平的器件，匹配電平用的。

正常的CMOS輸出級是上、下兩個(gè)管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個(gè)：電平轉換和線(xiàn)與。

由于漏級開(kāi)路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)行任意電平的轉換了。

線(xiàn)與功能主要用于有多個(gè)電路對同一信號進(jìn)行拉低操作的場(chǎng)合，如果本電路不想拉低，就輸出高電平，因為OPEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實(shí)現的。（而正常的CMOS輸出級，如果出現一個(gè)輸出為高另外一個(gè)為低時(shí)，等于電源短路。）

OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來(lái)上升沿的延時(shí)。因為上升沿是通過(guò)外接上拉無(wú)源電阻對負載充電，所以當電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對延時(shí)有要求，則建議用下降沿輸出。