當一塊原型電源板首次加電時(shí)，最好的情況是它不僅能工作，而且還安靜、發(fā)熱低。然而，這種情況并不多見(jiàn)。

開(kāi)關(guān)電源的一個(gè)常見(jiàn)問(wèn)題是“不穩定”的開(kāi)關(guān)波形。有些時(shí)候，波形抖動(dòng)處于聲波段，磁性元件會(huì )產(chǎn)生出音頻噪聲。如果問(wèn)題出在印刷電路板的布局上，要找出原因可能會(huì )很困難。因此，開(kāi)關(guān)電源設計初期的正確PCB布局就非常關(guān)鍵。

電源設計者要很好地理解技術(shù)細節，以及最終產(chǎn)品的功能需求。因此，從電路板設計項目一開(kāi)始，電源設計者應就關(guān)鍵性電源布局，與PCB布局設計人員展開(kāi)密切合作。

一個(gè)好的布局設計可優(yōu)化電源效率，減緩熱應力；更重要的是，它最大限度地減小了噪聲，以及走線(xiàn)與元件之間的相互作用。為實(shí)現這些目標，設計者必須了解開(kāi)關(guān)電源內部的電流傳導路徑以及信號流。要實(shí)現非隔離開(kāi)關(guān)電源的正確布局設計，務(wù)必牢記以下這些設計要素。

布局規劃

對一塊大電路板上的嵌入dc/dc電源，要獲得最佳的電壓調節、負載瞬態(tài)響應和系統效率，就要使電源輸出靠近負載器件，盡量減少PCB走線(xiàn)上的互連阻抗和傳導壓降。確保有良好的空氣流，限制熱應力；如果能采用強制氣冷措施，則要將電源靠近風(fēng)扇位置。

另外，大型無(wú)源元件(如電感和電解電容)均不得阻擋氣流通過(guò)低矮的表面封裝半導體元件，如功率MOSFET或PWM控制器。為防止開(kāi)關(guān)噪聲干擾到系統中的模擬信號，應盡可能避免在電源下方布放敏感信號線(xiàn)；否則，就需要在電源層和小信號層之間放置一個(gè)內部接地層，用做屏蔽。

關(guān)鍵是要在系統早期設計和規劃階段，就籌劃好電源的位置，以及對電路板空間的需求。有時(shí)設計者會(huì )無(wú)視這種忠告，而把關(guān)注點(diǎn)放在大型系統板上那些更“重要”或“讓人興奮”的電路。電源管理被看作事后工作，隨便把電源放在電路板上的多余空間上，這種做法對高效率而可靠的電源設計十分不利。

對于多層板，很好的方法是在大電流的功率元件層與敏感的小信號走線(xiàn)層之間布放直流地或直流輸入/輸出電壓層。地層或直流電壓層提供了屏蔽小信號走線(xiàn)的交流地，使其免受高噪聲功率走線(xiàn)和功率元件的干擾。

作為一般規則，多層PCB板的接地層或直流電壓層均不應被分隔開(kāi)。如果這種分隔不可避免，就要盡量減少這些層上走線(xiàn)的數量和長(cháng)度，并且走線(xiàn)的布放要與大電流保持相同的方向，使影響最小化。

圖1a和1c分別是六層和四層開(kāi)關(guān)電源PCB的不良層結構。這些結構將小信號層夾在大電流功率層和地層之間，因此增加了大電流/電壓功率層與模擬小信號層之間耦合的電容噪聲。

圖中的1b和1d則分別是六層和四層PCB設計的良好結構，有助于最大限度減少層間耦合噪聲，地層用于屏蔽小信號層。要點(diǎn)是：一定要挨著(zhù)外側功率級層放一個(gè)接地層，外部大電流的功率層要使用厚銅箔，盡量減少PCB傳導損耗和熱阻。

功率級的布局

開(kāi)關(guān)電源電路可以分為功率級電路和小信號控制電路兩部分。功率級電路包含用于傳輸大電流的元件，一般情況下，要首先布放這些元件，然后在布局的一些特定點(diǎn)上布放小信號控制電路。

大電流走線(xiàn)應短而寬，盡量減少PCB的電感、電阻和壓降。對于那些有高di/dt脈沖電流的走線(xiàn)，這方面尤其重要。

圖2給出了一個(gè)同步降壓轉換器中的連續電流路徑和脈沖電流路徑，實(shí)線(xiàn)表示連續電流路徑，虛線(xiàn)代表脈沖(開(kāi)關(guān))電流路徑。脈沖電流路徑包括連接到下列元件上的走線(xiàn)：輸入去耦陶瓷電容CHF；上部控制FET QT；以及下部同步FET QB，還有選接的并聯(lián)肖特基二極管。

圖3a給出了高di/dt電流路徑中的PCB寄生電感。由于存在寄生電感，因此脈沖電流路徑不僅會(huì )輻射磁場(chǎng)，而且會(huì )在PCB走線(xiàn)和MOSFET上產(chǎn)生大的電壓振鈴和尖刺。為盡量減小PCB電感，脈沖電流回路(所謂熱回路)布放時(shí)要有最小的圓周，其走線(xiàn)要短而寬。

高頻去耦電容CHF應為0.1μF~10μF，X5R或X7R電介質(zhì)的陶瓷電容，它有極低的ESL(有效串聯(lián)電感)和ESR(等效串聯(lián)電阻)。較大的電容電介質(zhì)(如Y5V)可能使電容值在不同電壓和溫度下有大的下降，因此不是CHF的最佳材料。

圖3b為降壓轉換器中的關(guān)鍵脈沖電流回路提供了一個(gè)布局例子。為了限制電阻壓降和過(guò)孔數量，功率元件都布放在電路板的同一面，功率走線(xiàn)也都布在同一層上。當需要將某根電源線(xiàn)走到其它層時(shí)，要選擇在連續電流路徑中的一根走線(xiàn)。當用過(guò)孔連接大電流回路中的PCB層時(shí)，要使用多個(gè)過(guò)孔，盡量減小阻抗。

圖4顯示的是升壓轉換器中的連續電流回路與脈沖電流回路。此時(shí)，應在靠近MOSFET QB與升壓二極管D的輸出端放置高頻陶瓷電容CHF。

圖5是升壓轉換器中脈沖電流回路的一個(gè)布局例子。此時(shí)關(guān)鍵在于盡量減小由開(kāi)關(guān)管QB、整流二極管D和高頻輸出電容CHF形成的回路。

圖5，本圖顯示的是升壓轉換器中的熱回路與寄生PCB電感(a)；為減少熱回路面積而建議采用的布局(b)。

圖6和圖7(略)提供了一個(gè)同步降壓電路的例子，它強調了去耦電容的重要性。圖6a是一個(gè)雙相12VIN、2.5VOUT/30A(最大值)的同步降壓電源，使用了LTC3729雙相單VOUT控制器IC。在無(wú)負載時(shí)，開(kāi)關(guān)結點(diǎn)SW1和SW2的波形以及輸出電感電流都是穩定的(圖6b)。但如果負載電流超過(guò)13A，SW1結點(diǎn)的波形就開(kāi)始丟失周期。負載電流更高時(shí)，問(wèn)題會(huì )更惡化(圖6c)。

在各個(gè)通道的輸入端增加兩只1μF的高頻陶瓷電容，就可以解決這個(gè)問(wèn)題，電容隔離開(kāi)了每個(gè)通道的熱回路面積，并使之最小化。即使在高達30A的最大負載電流下，開(kāi)關(guān)波形仍很穩定。

高DV/DT開(kāi)關(guān)區

圖2和圖4中，在VIN(或VOUT)與地之間的SW電壓擺幅有高的dv/dt速率。這個(gè)結點(diǎn)上有豐富的高頻噪聲分量，是一個(gè)強大的EMI噪聲源。為了盡量減小開(kāi)關(guān)結點(diǎn)與其它噪聲敏感走線(xiàn)之間的耦合電容，你可能會(huì )讓SW銅箔面積盡可能小。但是，為了傳導大的電感電流，并且為功率MOSFET管提供散熱區，SW結點(diǎn)的PCB區域又不能夠太小。一般建議在開(kāi)關(guān)結點(diǎn)下布放一個(gè)接地銅箔區，提供額外的屏蔽。

如果設計中沒(méi)有用于表面安裝功率MOSFET與電感的散熱器，則銅箔區必須有足夠的散熱面積。對于直流電壓結點(diǎn)(如輸入/輸出電壓與電源地)，合理的方法是讓銅箔區盡可能大。

多過(guò)孔有助于進(jìn)一步降低熱應力。要確定高dv/dt開(kāi)關(guān)結點(diǎn)的合適銅箔區面積，就要在盡量減小dv/dt相關(guān)噪聲與提供良好的MOSFET散熱能力兩者間做一個(gè)設計平衡。

功率焊盤(pán)形式

注意功率元件的焊盤(pán)形式，如低ESR電容、二極管和電感。圖8a(略)和8b(略)分別給出了不合理和合理的功率元件焊盤(pán)形式。

對于去耦電容，正負極過(guò)孔應盡量互相靠近，以減少PCB的ESL。這對低ESL電容尤其有效。小容值低ESR的電容通常較貴，不正確的焊盤(pán)形式及不良走線(xiàn)都會(huì )降低它們的性能，從而增加整體成本。通常情況下，合理的焊盤(pán)形式能降低PCB噪聲，減小熱阻，并最大限度降低走線(xiàn)阻抗以及大電流元件的壓降。

大電流功率元件布局時(shí)有一個(gè)常見(jiàn)的誤區，那就是不正確地采用了熱風(fēng)焊盤(pán)(thermal relief)，如圖8a(略)所示。非必要情況下使用熱風(fēng)焊盤(pán)，會(huì )增加功率元件之間的互連阻抗，從而造成較大的功率損耗，降低小ESR電容的去耦效果。如果在布局時(shí)用過(guò)孔來(lái)傳導大電流，要確保它們有充足的數量，以減少阻抗。此外，不要對這些過(guò)孔使用熱風(fēng)焊盤(pán)。

圖9(略)是有多個(gè)板上電源的應用，這些電源共享相同的輸入電壓軌。當這些電源互相不同步時(shí)，就需要將輸入電流走線(xiàn)隔離開(kāi)來(lái)，以避免不同電源之間耦合公共阻抗噪聲。每個(gè)電源擁有一個(gè)本地的輸入去耦電容倒是不太關(guān)鍵。

對于一只PolyPhase單輸出轉換器，為每個(gè)相做一個(gè)對稱(chēng)布局有助于熱應力的均衡。

布局設計實(shí)例

圖10(略)是一個(gè)設計實(shí)例，它是一個(gè)3.5V~14V，最大輸出1.2V/40A的雙相同步降壓轉換器， 使用了LTC3855 PolyPhase電流模式步進(jìn)降壓控制器。在開(kāi)始PCB布局前，一個(gè)好的習慣是在邏輯圖上用不同顏色特別標示出大電流走線(xiàn)、高噪聲的高dv/dt走線(xiàn)，以及敏感的小信號走線(xiàn)。這種圖將有助于PCB設計者區分開(kāi)各種走線(xiàn)。

圖11(略)是這個(gè)1.2V/40A電源的功率元件層上的功率級布局例子。圖中，QT是高側控制MOSFET，QB是低側同步FET�？蛇x擇增加QB的接地面積，以獲得更多的輸出電流。在功率元件層的下方，放了一個(gè)實(shí)心的電源地層。

控制電路布局

使控制電路遠離高噪聲的開(kāi)關(guān)銅箔區。對降壓轉換器，好的辦法是將控制電路置于靠近VOUT+端，而對升壓轉換器，控制電路則要靠近VIN+端，讓功率走線(xiàn)承載連續電流。

如果空間允許，控制IC與功率MOSFET及電感(它們都是高噪聲高熱量元件)之間要有小的距離(0.5英寸~1英寸)。如果空間緊張，被迫將控制器置于靠近功率MOSFET與電感的位置，則要特別注意用地層或接地走線(xiàn)，將控制電路與功率元件隔離開(kāi)來(lái)。

圖12(略)是LTC3855電源的較好的隔離地方案，IC有外露的GND焊盤(pán)，應焊到PCB上，以盡量減少電氣阻抗與熱阻。幾只關(guān)鍵去耦電容應緊挨著(zhù)IC引腳。

控制電路應有一個(gè)不同于功率級地的獨立信號(模擬)地。如果控制器IC上有獨立的SGND(信號地)和PGND(功率地)引腳，則應分別布線(xiàn)。對于集成了MOSFET驅動(dòng)器的控制IC，小信號部分的IC引腳應使用SGND。

信號地與功率地之間只需要一個(gè)連接點(diǎn)。合理方法是使信號地返回到功率地層的一個(gè)干凈點(diǎn)。只在控制器IC下連接兩種接地走線(xiàn)，就可以實(shí)現兩種地。圖12(略)給出了建議的LTC3855電源接地隔離法。在本例中，IC有一個(gè)外露的接地焊盤(pán)。此焊盤(pán)應焊到PCB上，以盡量減少電氣阻抗與熱阻。應在接地焊盤(pán)區放置多個(gè)過(guò)孔。

控制IC的去耦電容應靠近各自的引腳。為盡量減少連接阻抗，好的方法是將去耦電容直接接到引腳上，而不通過(guò)過(guò)孔。如圖12(略)所示，應靠近置放去耦電容的LTC3855引腳是電流檢測引腳Sense+/Sense-，補償引腳ITH，信號地SGND，反饋分壓器腳FB，IC VCC電壓引腳INTVCC，以及功率地引腳PGND。

回路面積與串擾

兩個(gè)或多個(gè)鄰近導體可以產(chǎn)生容性耦合。一個(gè)導體上的高dv/dt會(huì )通過(guò)寄生電容，在另一個(gè)導體上耦合出電流。為減少功率級對控制電路的耦合噪聲，高噪聲的開(kāi)關(guān)走線(xiàn)要遠離敏感的小信號走線(xiàn)。如果可能的話(huà)，要將高噪聲走線(xiàn)與敏感走線(xiàn)布放在不同的層，并用內部地層作為噪聲屏蔽。

空間允許的話(huà)，控制IC要距離功率MOSFET和電感有一個(gè)小的距離(0.5英寸~1英寸)，后者既有大噪聲又發(fā)熱。

LTC3855控制器上的FET驅動(dòng)器TG、BG、SW和BOOST引腳都有高的dv/dt開(kāi)關(guān)電壓。連接到最敏感小信號結點(diǎn)的LTC3855引腳是：Sense+/Sense-、FB、ITH和SGND。如果布局時(shí)將敏感的信號走線(xiàn)靠近了高dv/dt結點(diǎn)，則必須在信號走線(xiàn)與高dv/dt走線(xiàn)之間插入接地線(xiàn)或接地層，以屏蔽噪聲。

在布放柵極驅動(dòng)信號時(shí)，采用短而寬的走線(xiàn)有助于盡量減小柵極驅動(dòng)路徑中的阻抗。在圖13(略)中，布放的高FET驅動(dòng)器走線(xiàn)TG與SW應有最小的回路面積，以盡量減小電感與高dv/dt噪聲。同樣，低FET驅動(dòng)器走線(xiàn)BG要靠近一根PGND走線(xiàn)。

如果在BG走線(xiàn)下布放了一個(gè)PGND層，低FET的交流地返回電流將自動(dòng)耦合到一個(gè)靠近BG走線(xiàn)的路徑中。交流電流會(huì )流向它所發(fā)現的最小回路/阻抗。此時(shí)，低柵極驅動(dòng)器不需要一個(gè)獨立的PGND返回走線(xiàn)。最好的辦法是盡量減少柵極驅動(dòng)走線(xiàn)通過(guò)的層數量，這樣可防止柵極噪聲傳播到其它層。

在所有小信號走線(xiàn)中，電流檢測走線(xiàn)對噪聲最為敏感。電流檢測信號的波幅通常小于100mV，這與噪聲的波幅相當。以L(fǎng)TC3855為例，Sense+/Sense-走線(xiàn)應以最小間距并行布放(Kelvin檢測)，以盡量減少拾取di/dt相關(guān)噪聲的機會(huì )，如圖14(略)所示。

另外，電流檢測走線(xiàn)的濾波電阻與電容都應盡可能靠近IC引腳。當有噪聲注入長(cháng)的檢測線(xiàn)時(shí)，這種結構的濾波效果最好。如果采用帶R/C網(wǎng)絡(luò )的電感DCR電流檢測方式，則DCR檢測電阻R應靠近電感，而DCR檢測電容C則應靠近IC。

如果在走線(xiàn)到Sense-的返回路徑上使用了一個(gè)過(guò)孔，則過(guò)孔不應接觸到其它的內部VOUT+層。否則，過(guò)孔可能會(huì )傳導大的VOUT+電流，所產(chǎn)生的壓降可能破壞電流檢測信號。要避免在高噪聲開(kāi)關(guān)結點(diǎn)(TG、BG、SW和BOOST走線(xiàn))附近布放電流檢測走線(xiàn)。如可能，在電流檢測走線(xiàn)所在層與功率級走線(xiàn)層之間放置地層。

如果控制器IC有差分電壓遠程檢測引腳，則要為正、負遠程檢測線(xiàn)采用獨立的走線(xiàn)，同時(shí)也采用Kelvin檢測連接。

走線(xiàn)寬度的選擇

對具體的控制器引腳，電流水平和噪聲敏感度都是唯一的，因此，必須為不同信號選擇特定的走線(xiàn)寬度。通常情況下，小信號網(wǎng)絡(luò )可以窄些，采用10mil~15mil寬度的走線(xiàn)。大電流網(wǎng)絡(luò )(柵極驅動(dòng)、VCC以及PGND)則應采用短而寬的走線(xiàn)。這些網(wǎng)絡(luò )的走線(xiàn)建議至少為20mil寬。

布局檢查表

表1可從網(wǎng)上下載(http://bit.ly/Ruxanc)，它是圖10(略)所示LTC3855雙相電源的一個(gè)檢查表實(shí)例。采用這個(gè)檢查表有助于確保得到一個(gè)布局嚴謹的電源設計。