電磁干擾是現代電路工業(yè)面對的一個(gè)主要問(wèn)題。為了抑制電磁干擾, 下文列出了電路板投入生產(chǎn)前需要檢查的一些細節。這些內容只是指導原則，并非必須嚴格遵守的規則。這個(gè)列表是依據我們積累的大量現場(chǎng)經(jīng)驗和參考資料制定的, 如需了解更多資料, 請參考列在本文最后的參考資料。

　　抑制噪聲源

　　采用符合系統要求的最低頻率和最慢上升時(shí)間的時(shí)鐘。
　　如果時(shí)鐘引至板外，應將時(shí)鐘電路放在靠近接插件的位置。否則，將時(shí)鐘電路放在電路板中心。
　　直接將晶體外殼安裝在板上，并將其接地。
　　讓時(shí)鐘信號環(huán)路的面積盡量接近于零。
　　將 I/O 驅動(dòng)器放在靠近將其引出電路板的地方。
　　過(guò)濾進(jìn)入電路板的所有信號。
　　過(guò)濾從高噪聲環(huán)境引出的所有信號。
　　在雙組和四組封裝中端接未使用的運放, 方法是將正輸入接地，并將負輸入與輸出相連。
　　給繼電器線(xiàn)圈加上某種浪涌抑制。
　　采用 45 度角走線(xiàn)轉向，而不是90 度角的走線(xiàn)轉向，以減少輻射。
　　減少噪聲耦合

　　根據頻率和換流級別，將印刷電路板上的電路隔離開(kāi)來(lái)。
　　要針對最短的時(shí)鐘走線(xiàn)放置芯片。
　　高速邏輯只用于特定功能。
　　將 I/O 芯片放置在電路板邊緣和接近接插件的位置。
　　如果經(jīng)濟允許，采用多層板以盡量降低電源和接地電感。
　　在單面和雙面板上采用單點(diǎn)電源和地線(xiàn)布局。
　　采用寬的電源和地線(xiàn)走線(xiàn)。
　　將時(shí)鐘線(xiàn)、總線(xiàn)和片選信號與I/O 線(xiàn)纜和接插件隔離。
　　使數字信號線(xiàn)，特別是時(shí)鐘，盡量遠離模擬輸入和參考電壓引腳。
　　使用混合信號數據轉換器時(shí)，數字和模擬線(xiàn)路不能交叉。雙方距離要遠。
　　隔離高噪聲和無(wú)噪聲導線(xiàn)。
　　使時(shí)鐘信號走線(xiàn)垂直于 I/O 信號。
　　讓時(shí)鐘電路及導線(xiàn)遠離 I/O 線(xiàn)纜。
　　盡量縮短敏感導線(xiàn)的長(cháng)度。
　　處理關(guān)鍵線(xiàn)路時(shí), 采用粗的走線(xiàn)，并在線(xiàn)路兩旁放置地線(xiàn)，以建立保護帶。
　　敏感線(xiàn)路不要與大電流、快速切換的信號并行走線(xiàn)。
　　盡量縮短解耦電容上的導線(xiàn)長(cháng)度。
　　高速線(xiàn)路應該短而直。
　　盡量減少時(shí)鐘和其它周期信號的線(xiàn)路長(cháng)度。
　　避免在晶振或其它對噪聲敏感的關(guān)鍵電路下走線(xiàn)。
　　對所有進(jìn)入包含敏感電路的封閉區的導線(xiàn)進(jìn)行濾波。
　　當低電平信號導線(xiàn)與高噪聲導線(xiàn)在同一個(gè)接插件上時(shí)(例如帶狀電纜)，應將其隔離，并放置地線(xiàn)于其間。
　　避免低電平、低頻率線(xiàn)路中的接地環(huán)路。
　　將高噪聲導線(xiàn)擰在一起，以消除互耦。
　　使用集成電路上的所有電源和接地引腳。
　　減少噪音接收

　　盡量避免信號環(huán)路，如果無(wú)法避免，則盡量降低環(huán)路面積。
　　使用高頻、低電感的瓷片或多層陶瓷電容器作為集成電路解耦電容。
　　在系統中的每個(gè)集成電路旁放置解耦電容。
　　用大容量鉭電解電容或金屬聚碳酸酯解耦電容，對各個(gè)集成電路解耦電容充電。
　　用小容量高頻電容旁路所有電解電容。
　　如有需要，串連磁珠以加強解耦。
　　隔離信號、噪聲以及硬件的電源和地。
　　如果可能，采用頻率可選的濾波器。
　　使用穿心電容時(shí)，將外部金屬箔接地。
　　將所有未用的輸入連接到電源或地，或將它們配置為輸出。
　　旁路所有模擬參考電壓。
　　采用串聯(lián)端接以減少傳輸反射。
　　高性能的模擬和混合信號集成電路不要使用插座。