電壓毛刺脈沖在信號鏈路徑中很常見(jiàn)，特別在系統加電或斷電時(shí)更是如此。根據峰值幅度和毛刺脈沖持續時(shí)間的不同，系統輸出中的最終結果會(huì )是災難性的。其中的一個(gè)示例就是工業(yè)電機控制系統，在這個(gè)系統中，數模轉換器 (DAC) 驅動(dòng)電機驅動(dòng)器，以控制電機旋轉。如果毛刺脈沖幅度高于電機驅動(dòng)器的靈敏度閾值，當系統加電/斷電時(shí)，電機會(huì )在沒(méi)有任何方向控制的情況下旋轉。
圖1.經(jīng)簡(jiǎn)化的輸出級和加電毛刺脈沖
之前已經(jīng)分析了高精度DAC經(jīng)緩沖輸出出現加電/斷電毛刺脈沖的原因和減少這些毛刺脈沖的解決方案。這份簡(jiǎn)報主要介紹了DAC輸出緩沖器在加電至電壓輸出模式時(shí)出現的加電毛刺脈沖。一個(gè)高精度DAC可以在多個(gè)配置中加電：零量程、中量程，或是高阻抗。用戶(hù)可以控制預斷電狀態(tài)。某些DAC具有內置的加電毛刺脈沖減少 (POGR) 電路;這個(gè)電路在DAC輸出級未被驅動(dòng)的配置中保持DAC的輸出級。經(jīng)緩沖電壓輸出DAC具有一對作為輸出級的PFET和NFET。POGR電路禁用PFET，并將NFET偏置到其閾值電壓 (VTH) 以上，從而最大限度地將加電毛刺脈沖減少到幾百毫伏。
并不是每個(gè)DAC中都有POGR電路。對于沒(méi)有POGR的DAC來(lái)說(shuō)，加電/斷電毛刺脈沖取決于多個(gè)因素：
1. DAC到電壓輸出模式和高阻抗模式的加電狀態(tài)
2. DVDD、VREF、IOVDD和其它電源引腳的加電順序
3. 反饋網(wǎng)絡(luò )連接
4. 電源斜升速率
5. 輸出阻性負載
這篇文章所討論的是輸出級被加電至電壓輸出模式的情況。在這個(gè)模式下，PFET和NFET的柵極由一個(gè)預輸出級控制。這個(gè)預輸出級需要一個(gè)特定的最小電壓來(lái)正常啟動(dòng)。這個(gè)電壓也被稱(chēng)為最小凈空 (VH)。這個(gè)電壓取決于預輸出級架構，并且可高至6V。這個(gè)電壓遠遠低于數據表中所規定的最小電源電壓 (VDDMIN)。通常情況下，大多數數據表中并未指定此電壓。
在達到這個(gè)最小凈空電壓前，預輸出級沒(méi)有足夠的凈空來(lái)實(shí)現正常運行。因此，輸出FET柵極可以低至0V，這使得PFET可以在電源電壓與PFET閾值電壓 (VTP) 相交時(shí)，運行為電源與輸出引腳之間的低阻性開(kāi)關(guān)。因此，輸出能夠隨著(zhù)電源斜升，從而導致了加電毛刺脈沖(請見(jiàn)圖1)。
在這個(gè)情況下，毛刺脈沖電壓可以高達最小凈空電壓 (VH)。由于預輸出級的凈空不足，所以這個(gè)毛刺脈沖與電源斜升速率無(wú)關(guān)。所有DAC數據表都規定了一個(gè)輸出上的最小阻性負載(通常為1kW)。將一個(gè)阻性負載加載到DAC輸出上是盡可能減小這個(gè)毛刺脈沖的常見(jiàn)技術(shù)。然而，這項技術(shù)并不能最大限度地減少毛刺脈沖幅度，這是因為輸出PFET運行為一個(gè)電源與輸出引腳之間的開(kāi)關(guān)(或短接)。加電序列和反饋網(wǎng)絡(luò )連接會(huì )進(jìn)一步加大這個(gè)毛刺脈沖。由于這些因素通常是相互關(guān)聯(lián)的，它們都作為一種情況進(jìn)行分析。
圖2.具有反饋網(wǎng)絡(luò )的輸出級。
對于具有雙極輸出的雙電源DAC來(lái)說(shuō)，反饋網(wǎng)絡(luò )還包括一個(gè)偏移節點(diǎn)。這個(gè)節點(diǎn)可由基準引腳上的固定電壓 (VREF) 驅動(dòng)，或者由一個(gè)偏移DAC驅動(dòng)。偏移DAC在用戶(hù)需要小電壓偏移輸出時(shí)有用，從而實(shí)現一個(gè)不對稱(chēng)的輸出范圍;例如，從-5V至+10V。
圖2是一個(gè)具有反饋網(wǎng)絡(luò )的輸出級的簡(jiǎn)化圖。這個(gè)反饋網(wǎng)絡(luò )需要開(kāi)關(guān)來(lái)改變DAC的增益和偏移。這些開(kāi)關(guān)有一個(gè)單獨的數字電源，或DVDD供電。根據DVDD加電序列的不同，增益/偏移路徑會(huì )為開(kāi)路，或者短接至VREF/AGND引腳。這會(huì )在啟動(dòng)期間導致一個(gè)錯誤增益設置，并且會(huì )形成加電毛刺脈沖。在大多數多電源DAC中，建議使用一個(gè)特定的加電序列來(lái)避免這一情況的發(fā)生。
加電毛刺脈沖與DAC寄存器的狀態(tài)無(wú)關(guān)。在DAC有一個(gè)被稱(chēng)為加電復位 (POR) 的電路供電時(shí)，所有DAC寄存器均保持在復位狀態(tài)。當一段時(shí)間后，這些寄存器從復位狀態(tài)中被釋放出來(lái)時(shí)，輸出和預輸出級就具有足夠的凈空來(lái)正常運轉了。
圖3.簡(jiǎn)單電源檢測電路。
一個(gè)簡(jiǎn)單電源檢測電路(圖3)可被用來(lái)在電源斜升期間立即載入DAC輸出。DAC輸出VOUT在電源斜升期間，通過(guò)FET MPD，用電阻器RL載入。這個(gè)電源檢測塊生成MPD控制。在電源斜升期間，控制信號CTL被拉至AVDD，在FET MN1被接通前，用負載RL載入DAC輸出VOUT。在MN1被完全接通后，它將CTL節點(diǎn)拉至接地，卸載VOUT節點(diǎn)。必須根據MN1的閾值電壓來(lái)設定R1、R2、R3和CL的大小。
這篇文章分析了加電毛刺脈沖和它形成的根本原因。雖然其中的分析主要是用來(lái)解決加電毛刺脈沖，不過(guò)同樣的原理也適用于斷電毛刺脈沖。特定DAC在沒(méi)有內部POGR電路的情況下，在正常模式下被加電，在啟動(dòng)期間，輸出引腳與接地之間的一個(gè)小的阻性負載是盡可能減少這些DAC加電毛刺脈沖的唯一方法。 |
