為什么大量的人會(huì )覺(jué)得FPGA難學(xué)?作為著(zhù)名FPGA提供商Altera授權的金牌培訓師，來(lái)詳細講一下菜鳥(niǎo)覺(jué)得FPGA難學(xué)的幾大原因。

1、不熟悉FPGA的內部結構，不了解可編程邏輯器件的基本原理。

FPGA 為什么是可以編程的?恐怕很多菜鳥(niǎo)不知道，他們也不想知道。因為他們覺(jué)得這是無(wú)關(guān)緊要的。他們潛意識的認為可編程嘛，肯定就是像寫(xiě)軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語(yǔ)言或者其它軟件編程語(yǔ)言一樣。一條條的讀，一條條的分析。如果這些菜鳥(niǎo)們始終拒絕去了解為什么 FPGA是可以編程的，不去了解FPGA的內部結構，要想學(xué)會(huì )FPGA恐怕是天方夜譚。雖然現在EDA軟件已經(jīng)非常先進(jìn)，像寫(xiě)軟件那樣照貓畫(huà)虎也能綜合出點(diǎn)東西，但也許只有天知道EDA軟件最后綜合出來(lái)的到底是什么。也許點(diǎn)個(gè)燈，跑個(gè)馬還行。這樣就是為什么很多菜鳥(niǎo)學(xué)了N久以后依然是一個(gè)菜鳥(niǎo)的原因。

那么FPGA為什么是可以“編程”的呢?首先來(lái)了解一下什么叫“程”。啟示“程”只不過(guò)是一堆具有一定含義的01編碼而已。編程，其實(shí)就是編寫(xiě)這些01編碼。只不過(guò)我們現在有了很多開(kāi)發(fā)工具，通常都不是直接編寫(xiě)這些01編碼，而是以高級語(yǔ)言的形式來(lái)編寫(xiě)，最后由開(kāi)發(fā)工具轉換為這種01編碼而已。對于軟件編程而言，處理器會(huì )有一個(gè)專(zhuān)門(mén)的譯碼電路逐條把這些01編碼翻譯為各種控制信號，然后控制其內部的電路完成一個(gè)個(gè)的運算或者是其它操作。所以軟件是一條一條的讀，因為軟件的操作是一步一步完成的。

而FPGA得可編程，本質(zhì)也是依靠這些01編碼實(shí)現其功能的改變，但不同的是FPGA之所以可以完成不同的功能，不是依靠像軟件那樣將01編碼翻譯出來(lái)再去控制一個(gè)運算電路，FPGA里面沒(méi)有這些東西。FPGA內部主要三塊：可編程的邏輯單元、可編程的連線(xiàn)和可編程的IO模塊�？删幊痰倪壿媶卧�是什么?其基本結構某種存儲器(SRAM、FLASH等)制成的4輸入或6輸入1輸出地“真值表”加上一個(gè)D觸發(fā)器構成。任何一個(gè)4輸入1輸出組合邏輯電路，都有一張對應的“真值表”，同樣的如果用這么一個(gè)存儲器制成的4輸入1輸出地“真值表”，只需要修改其“真值表”內部值就可以等效出任意4輸入1輸出的組合邏輯。這些“真值表”內部值是什么?就是那些01編碼而已。如果要實(shí)現時(shí)序邏輯電路怎么辦?這不又D觸發(fā)器嘛，任何的時(shí)序邏輯都可以轉換為組合邏輯+D觸發(fā)器來(lái)完成。但這畢竟只實(shí)現了4輸入1輸出的邏輯電路而已，通常邏輯電路的規模那是相當的大哦。那怎么辦呢?這個(gè)時(shí)候就需要用到可編程連線(xiàn)了。在這些連線(xiàn)上有很多用存儲器控制的鏈接點(diǎn)，通過(guò)改寫(xiě)對應存儲器的值就可以確定哪些線(xiàn)是連上的而哪些線(xiàn)是斷開(kāi)的。者就可以把很多可編程邏輯單元組合起來(lái)形成大型的邏輯電路。最后就是可編程的IO，這其實(shí)是FPGA作為芯片級使用必須要注意的。任何芯片都必然有輸入引腳和輸出引腳。有可編程的IO可以任意的定義某個(gè)非專(zhuān)用引腳(FPGA中有專(zhuān)門(mén)的非用戶(hù)可使用的測試、下載用引腳)為輸入還是輸出，還可以對IO的電平標準進(jìn)行設置。

總歸一句話(huà)，FPGA之所以可編程是因為可以通過(guò)特殊的01代碼制作成一張張“真值表”，并將這些“真值表”組合起來(lái)以實(shí)現大規模的邏輯功能。不了解FPGA內部結構，就不能明白最終代碼如何變到FPGA里面去的。也就無(wú)法深入的了解如何能夠充分運用FPGA�，F在的FPGA，不單單是有前面講的那三塊，還有很多專(zhuān)用的硬件功能單元，如何利用好這些單元實(shí)現復雜的邏輯電路設計，是從菜鳥(niǎo)邁向高手的路上必須要克服的障礙。而這一切，還是必須先從了解FPGA內部邏輯及其工作原理做起。

2、錯誤理解HDL語(yǔ)言，怎么看都看不出硬件結構。

HDL語(yǔ)言的英語(yǔ)全稱(chēng)是：Hardware Description Language，注意這個(gè)單詞Description，而不是Design。老外為什么要用Description這個(gè)詞而不是Design呢?因為 HDL確實(shí)不是用用來(lái)設計硬件的，而僅僅是用來(lái)描述硬件的。描述這個(gè)詞精確地反映了HDL語(yǔ)言的本質(zhì)，HDL語(yǔ)言不過(guò)是已知硬件電路的文本表現形式而已，只是將以后的電路用文本的形式描述出來(lái)而已。而在編寫(xiě)語(yǔ)言之前，硬件電路應該已經(jīng)被設計出來(lái)了。語(yǔ)言只不過(guò)是將這種設計轉化為文字表達形式而已。但是很多人就不理解了，既然硬件都已經(jīng)被設計出來(lái)了，直接拿去制作部就完了，為什么還要轉化為文字表達形式再通過(guò)EDA工具這些麻煩的流程呢?其實(shí)這就是很多菜鳥(niǎo)沒(méi)有了解設計的抽象層次的問(wèn)題，任何設計包括什么服裝、機械、廣告設計都有一個(gè)抽象層次的問(wèn)題。就拿廣告設計來(lái)說(shuō)吧，最初的設計也許就是一個(gè)概念，設計出這個(gè)概念也是就是一個(gè)點(diǎn)子而已，離最終拍成廣告還差得很遠。

硬件設計也是有不同的抽象層次，沒(méi)一個(gè)層次都需要設計。最高的抽象層次為算法級、然后依次是體系結構級、寄存器傳輸級、門(mén)級、物理版圖級。使用HDL的好處在于我們已經(jīng)設計好了一個(gè)寄存器傳輸級的電路，那么用HDL描述以后轉化為文本的形式，剩下的向更低層次的轉換就可以讓EDA工具去做了，者就大大的降低了工作量。這就是可綜合的概念，也就是說(shuō)在對這一抽象層次上硬件單元進(jìn)行描述可以被 EDA工具理解并轉化為底層的門(mén)級電路或其他結構的電路。在FPGA設計中，就是在將這以抽象層級的意見(jiàn)描述成HDL語(yǔ)言，就可以通過(guò)FPGA開(kāi)發(fā)軟件轉化為問(wèn)題1中所述的FPGA內部邏輯功能實(shí)現形式。HDL也可以描述更高的抽象層級如算法級或者是體系結構級，但目前受限于EDA軟件的發(fā)展，EDA軟件還無(wú)法理解這么高的抽象層次，所以HDL描述這樣抽象層級是無(wú)法被轉化為較低的抽象層級的，這也就是所謂的不可綜合。

所以在閱讀或編寫(xiě)HDL語(yǔ)言，尤其是可綜合的HDL，不應該看到的是語(yǔ)言本身，而是要看到語(yǔ)言背后所對應的硬件電路結構。如果看到的HDL始終是一條條的代碼，那么這種人永遠擺脫不了菜鳥(niǎo)的宿命。假如哪一天看到的代碼不再是一行行的代碼而是一塊一塊的硬件模塊，那么恭喜脫離了菜鳥(niǎo)的級別，進(jìn)入不那么菜的鳥(niǎo)級別。

3、FPGA本身不算什么，一切皆在FPGA之外

這一點(diǎn)恐怕也是很多學(xué)FPGA的菜鳥(niǎo)最難理解的地方。FPGA是給誰(shuí)用的?很多學(xué)校解釋為給學(xué)微電子專(zhuān)業(yè)或者集成電路設計專(zhuān)業(yè)的學(xué)生用的，其實(shí)這不過(guò)是很多學(xué)校受資金限制，賣(mài)不起專(zhuān)業(yè)的集成電路設計工具而用FPGA工具替代而已。其實(shí)FPGA是給設計電子系統的工程師使用的。這些工程師通常是使用已有的芯片搭配在一起完成一個(gè)電子設備，如基站、機頂盒、視頻監控設備等。當現有芯片無(wú)法滿(mǎn)足系統的需求時(shí)，就需要用FPGA來(lái)快速的定義一個(gè)能用的芯片。前面說(shuō)了，FPGA里面無(wú)法就是一些“真值表”、觸發(fā)器、各種連線(xiàn)以及一些硬件資源，電子系統工程師使用FPGA進(jìn)行設計時(shí)無(wú)非就是考慮如何將這些以后資源組合起來(lái)實(shí)現一定的邏輯功能而已，而不必像IC設計工程師那樣一直要關(guān)注到最后芯片是不是能夠被制造出來(lái)。本質(zhì)上和利用現有芯片組合成不同的電子系統沒(méi)有區別，只是需要關(guān)注更底層的資源而已。

要想把FPGA用起來(lái)還是簡(jiǎn)單的，因為無(wú)法就是那些資源，在理解了前面兩點(diǎn)再搞個(gè)實(shí)驗板，跑跑實(shí)驗，做點(diǎn)簡(jiǎn)單的東西是可以的。而真正要把FPGA用好，那光懂點(diǎn)FPGA知識就遠遠不夠了。因為最終要讓FPGA里面的資源如何組合，實(shí)現何種功能才能滿(mǎn)足系統的需要，那就需要懂得更多更廣泛的知識。

目前FPGA的應用主要是三個(gè)方向：第一個(gè)方向，也是傳統方向主要用于通信設備的高速接口電路設計，這一方向主要是用FPGA處理高速接口的協(xié)議，并完成高速的數據收發(fā)和交換。這類(lèi)應用通常要求采用具備高速收發(fā)接口的FPGA，同時(shí)要求設計者懂得高速接口電路設計和高速數字電路板級設計，具備EMC/EMI設計知識，以及較好的模擬電路基礎，需要解決在高速收發(fā)過(guò)程中產(chǎn)生的信號完整性問(wèn)題。FPGA最初以及到目前最廣的應用就是在通信領(lǐng)域，一方面通信領(lǐng)域需要高速的通信協(xié)議處理方式，另一方面通信協(xié)議隨時(shí)在修改，非常不適合做成專(zhuān)門(mén)的芯片。因此能夠靈活改變功能的FPGA就成為首選。到目前為止FPGA的一半以上的應用也是在通信行業(yè)。

第二個(gè)方向，可以稱(chēng)為數字信號處理方向或者數學(xué)計算方向，因為很大程度上這一方向已經(jīng)大大超出了信號處理的范疇。例如早就在2006年就聽(tīng)說(shuō)老美將FPGA用于金融數據分析，后來(lái)又見(jiàn)到有將FPGA用于醫學(xué)數據分析的案例。在這一方向要求FPGA設計者有一定的數學(xué)功底，能夠理解并改進(jìn)較為復雜的數學(xué)算法，并利用FPGA內部的各種資源使之能夠變?yōu)閷?shí)際的運算電路。目前真正投入實(shí)用的還是在通信領(lǐng)域的無(wú)線(xiàn)信號處理、信道編解碼以及圖像信號處理等領(lǐng)域，其它領(lǐng)域的研究正在開(kāi)展中，之所以沒(méi)有大量實(shí)用的主要原因還是因為學(xué)金融的、學(xué)醫學(xué)的不了解這玩意。不過(guò)最近發(fā)現歐美有很多電子工程、計算機類(lèi)的博士轉入到金融行業(yè)，開(kāi)展金融信號處理，相信隨著(zhù)轉入的人增加，FPGA在其它領(lǐng)域的數學(xué)計算功能會(huì )更好的發(fā)揮出來(lái)，而我也有意做一些這些方面的研究。不過(guò)國內學(xué)金融的、學(xué)醫的恐怕連數學(xué)都很少用到，就不用說(shuō)用FPGA來(lái)幫助他們完成數學(xué)運算了，這個(gè)問(wèn)題只有再議了。

第三個(gè)方向就是所謂的SOPC方向，其實(shí)嚴格意義上來(lái)說(shuō)這個(gè)已經(jīng)在FPGA設計的范疇之內，只不過(guò)是利用 FPGA這個(gè)平臺搭建的一個(gè)嵌入式系統的底層硬件環(huán)境，然后設計者主要是在上面進(jìn)行嵌入式軟件開(kāi)發(fā)而已。設計對于FPGA本身的設計時(shí)相當少的。但如果涉及到需要在FPGA做專(zhuān)門(mén)的算法加速，實(shí)際上需要用到第二個(gè)方向的知識，而如果需要設計專(zhuān)用的接口電路則需要用到第一個(gè)方向的知識。就目前SOPC方向發(fā)展其實(shí)遠不如第一和第二個(gè)方向，其主要原因是因為SOPC以FPGA為主，或者是在FPGA內部的資源實(shí)現一個(gè)“軟”的處理器，或者是在FPGA內部嵌入一個(gè)處理器核。但大多數的嵌入式設計卻是以軟件為核心，以現有的硬件發(fā)展情況來(lái)看，多數情況下的接口都已經(jīng)標準化，并不需要那么大的FPGA邏輯資源去設計太過(guò)復雜的接口。而且就目前看來(lái)SOPC相關(guān)的開(kāi)發(fā)工具還非常的不完善，以ARM為代表的各類(lèi)嵌入式處理器開(kāi)發(fā)工具卻早已深入人心，大多數以ARM為核心的SOC芯片提供了大多數標準的接口，大量成系列的單片機/嵌入式處理器提供了相關(guān)行業(yè)所需要的硬件加速電路，需要專(zhuān)門(mén)定制硬件場(chǎng)合確實(shí)很少。通常是在一些特種行業(yè)才會(huì )在這方面有非常迫切的需求。即使目前Xilinx將ARM的硬核加入到FPGA里面，相信目前的情況不會(huì )有太大改觀(guān)，不要忘了很多老掉牙的8位單片機還在嵌入式領(lǐng)域混呢，嵌入式主要不是靠硬件的差異而更多的是靠軟件的差異來(lái)體現價(jià)值的。我曾經(jīng)看好的是cypress的Psoc這一想法。和 SOPC系列不同，Psoc的思想史載SOC芯片里面去嵌入那么一小塊FPGA，那這樣其實(shí)可以滿(mǎn)足嵌入式的那些微小的硬件接口差異，比如某個(gè)運用需要4 個(gè)USB，而通常的處理器不會(huì )提供那么多，就可以用這么一塊FPGA來(lái)提供多的USB接口。而另一種運用需要6個(gè)UART，也可以用同樣的方法完成。對于嵌入式設計公司來(lái)說(shuō)他們只需要備貨一種芯片，就可以滿(mǎn)足這些設計中各種微小的差異變化。其主要的差異化仍然是通過(guò)軟件來(lái)完成。但目前cypress過(guò)于封閉，如果其采用ARM作為處理器內核，借助其完整的工具鏈。同時(shí)開(kāi)放IP合作，讓大量的第三方為它提供IP設計，其實(shí)是很有希望的。但目前cypress 的日子怕不太好過(guò)，Psoc的思想也不知道何時(shí)能夠發(fā)光。

4、數字邏輯知識是根本。

無(wú)論是FPGA的哪個(gè)方向，都離不開(kāi)數字邏輯知識的支撐。FPGA說(shuō)白了是一種實(shí)現數字邏輯的方式而已。如果連最基本的數字邏輯的知識都有問(wèn)題，學(xué)習FPGA的愿望只是空中樓閣而已。而這，恰恰是很多菜鳥(niǎo)最不愿意去面對的問(wèn)題。數字邏輯是任何電子電氣類(lèi)專(zhuān)業(yè)的專(zhuān)業(yè)基礎知識，也是必須要學(xué)好的一門(mén)課。很多人無(wú)非是學(xué)習了，考個(gè)試，完了。如果不能將數字邏輯知識爛熟于心，養成良好的設計習慣，學(xué)FPGA到最后仍然是霧里看花水中望月，始終是一場(chǎng)空的。

以上四條只是我目前總結菜鳥(niǎo)們在學(xué)習FPGA時(shí)所最容易跑偏的地方，FPGA的學(xué)習其實(shí)就像學(xué)習圍棋一樣，學(xué)會(huì )如何在棋盤(pán)上落子很容易，成為一位高手卻是難上加難。要真成為李昌鎬那樣的神一般的選手，除了靠刻苦專(zhuān)研，恐怕還確實(shí)得要一點(diǎn)天賦。