電子電路中，共阻抗干擾對電路的正常工作帶來(lái)很大影響。在PCB電路設計中，尤其在高頻電路的PCB設計中，必須防止地線(xiàn)的共阻抗所帶來(lái)的影響。通過(guò)對共阻抗干擾形式的分析，詳細介紹一點(diǎn)接地在電子電路中，特別是在高頻電路中對共阻抗干擾的抑制作用，以及采用一點(diǎn)接地防止共阻抗應注意的問(wèn)題。
同時(shí)對PCB板內地線(xiàn)布局的主要形式和要求進(jìn)行了簡(jiǎn)要闡述。
0前言
在電子電路中，多數元器件都要通過(guò)地線(xiàn)形成回路，線(xiàn)設計合理與否，直接影響電路的工作。盡可能地降低由于地線(xiàn)設計不和理產(chǎn)生對信號傳輸的干擾。
在電路圖中，接地常用符號 來(lái)表示，表示電路中的零電位，并用來(lái)作為電路的其他各點(diǎn)的公共參考點(diǎn)。電路的各點(diǎn)電壓、電流和信號電平的大小均是以地線(xiàn)作為基準電壓來(lái)表示的。在閱讀電路圖和理解電路工作狀態(tài)時(shí)，常把地線(xiàn)和各接地點(diǎn)之間視作無(wú)電位差的零電位點(diǎn)。而在實(shí)際電路工作中，由于地線(xiàn)的阻抗（電阻、電感）的存在，會(huì )產(chǎn)生一定的電位差。這些電位差的存在，必然對電路的工作帶來(lái)影響。在PCB設計中必須注意和消除地線(xiàn)阻抗的影響。
1地線(xiàn)對電路產(chǎn)生干擾的形式
1. 1全電流共阻抗干擾
如圖1中，電路1和電路2通過(guò)公用地線(xiàn)AB與電源形成回路。線(xiàn)段AB可等效為一個(gè)電阻和電感的串聯(lián)回路，因而形成共阻抗效應。在工作時(shí)，電路1、2的電流變動(dòng)，將引起A點(diǎn)電位變化，使電路1、2相互產(chǎn)生干擾。如電路2有輸出至電路3，干擾也將竄入電路3中，因此形成全電流共阻抗干擾。
例如有一段長(cháng)為10cm，寬為1. 5cm的印制導線(xiàn)，其銅箔厚度為50微米，導線(xiàn)電阻為：
若ρ= 0. 02，則R約為0. 026Ω。當電路1工作在低頻時(shí)，電路的交變電流為1A，則在這段印制導線(xiàn)上約產(chǎn)生0.026V的交變電壓降而作用在電路2上。在高頻時(shí)，地線(xiàn)的共阻抗干擾，主要以導線(xiàn)的電感為主。當一段導線(xiàn)長(cháng)度遠大于其寬度時(shí)，導線(xiàn)的自感量可按0. 8微亨/米計算。同樣一段長(cháng)10cm的導線(xiàn)，當其通過(guò)的工作頻率為30MHz時(shí)，此段導線(xiàn)所呈現的感抗RL= 2πL≈16Ω�？梢�(jiàn)在頻率升高時(shí)，導線(xiàn)的感抗將比導線(xiàn)本身的電阻要大幾個(gè)數量級。即使導線(xiàn)中流過(guò)很小的高頻電流，如為10mA，在導線(xiàn)上將產(chǎn)生0.16V的高頻電壓。因而，對于高頻電路，在制作PCB時(shí)，印制導線(xiàn)要盡可能短，以減少導線(xiàn)感抗對電路帶來(lái)的損耗與干擾。
圖1地線(xiàn)共阻抗干擾
1. 2局部電流共阻抗干擾
如圖2所示，當印制板采用環(huán)形地線(xiàn)，各接地元件按就近分散接地。這樣末級的交流信號一部分通過(guò)地線(xiàn)AD形成回路，在導線(xiàn)AD上產(chǎn)生交流壓降。
由于前級的晶體管發(fā)射極和基極與末級共用導線(xiàn)BC，在導線(xiàn)BC上產(chǎn)生共阻抗干擾。這種干擾是以局部電流的形式在公共地線(xiàn)上產(chǎn)生耦合，形成局部電流共阻抗干擾。
圖2另一種共阻抗干擾
全電流共阻抗干擾主要存在于級與級之間。局部電流共阻抗干擾則是指部分和個(gè)別元件與導線(xiàn)的接地點(diǎn)不良而對其他電路引起的干擾。
2防止共阻抗干擾的方法
各級內部接地。各級內部接地是防止局部電流共阻抗干擾的主要方法。即有效地防止了本級的交流信號通過(guò)各接地元件而逸出至本級以外的電路中去，或其他電路的交流信號，通過(guò)本級的各接地元件而檢拾進(jìn)來(lái)。
無(wú)論對于低頻、中頻、還是高頻各級電路，防止局部電流的共阻抗干擾，唯一有效的方法是采用一點(diǎn)接地。
一點(diǎn)接地的形式如圖3所示。圖中將各級內部的接地元件，即本級電路的發(fā)射極基極和集電極的所有接地元件，均安排在一個(gè)接地點(diǎn)上與地線(xiàn)相接。
這樣，就能有效地防止交流信號通過(guò)接地元件的發(fā)散和接收，使接地純凈。
圖3一點(diǎn)接地
在實(shí)際電路中，各級的接地元件較多，不可能將這些元件同時(shí)穿入一個(gè)穿線(xiàn)孔內，而是將本級接地元件盡可能就近安排在公共地線(xiàn)的一段或一個(gè)區域內，如圖4a所示。有時(shí)遇到元件體積限制或排列上的原因，就近安排有困難時(shí)，可采用圖4b所示的接地形式，同樣可達到一點(diǎn)接地的效果。
圖4排版中的一點(diǎn)接地
3一點(diǎn)接地應注意的問(wèn)題
3. 1本級接地元件的范圍
本級接地元件的范圍是指與本級晶體管直接連接，或是通過(guò)電容耦合的元件。由電感耦合的次級及元件不屬于本級。如圖5a、圖5b所示。
圖5分組檢波器的一點(diǎn)接地
3. 2采用接地分支作一點(diǎn)接地
在元件不多、體積不大時(shí)，一點(diǎn)接地的布局比較好處理；在元件較多，且體積較大時(shí)可采用較長(cháng)的接地分支。在排版中也可以沿印制版周?chē)荚O，但不應使其他級的元件接入此接地分支上，接地分支的遠端不應再和其他地線(xiàn)相接。
3. 3一點(diǎn)接地也包括本級的板外元件在內
一點(diǎn)接地除了本級的板內元件外，還包括與本級直接或通過(guò)電容耦合的板外元件。這一點(diǎn)在PCB設計中常被忽略，而造成局部電流的共阻抗干擾。
3. 4高頻電路的一點(diǎn)接地
高頻電路的地線(xiàn)一般采用大面積覆蓋接地，但這并不意味著(zhù)各級內部元件的接地可以分散接地。
4板內地線(xiàn)布局
印制版內地線(xiàn)是用來(lái)連接電路各級或各部分之間的接地的。板內地線(xiàn)布局，主要應防止各級和各部分之間的全電流共阻抗干擾。
4. 1板內地線(xiàn)布局的要求
當板內的電路數量較多，地線(xiàn)的布局必須做到下列幾點(diǎn)：
各部分的地線(xiàn)必須分開(kāi)。
為消除或盡量減少各部分的公共地線(xiàn)段，總地線(xiàn)的引出點(diǎn)必須合理。
為防止各部分通過(guò)總地線(xiàn)的公共引出線(xiàn)而產(chǎn)生共阻抗干擾，在必要時(shí)可將某些部分的電路的地線(xiàn)單獨引出。如圖6a、圖6b、圖6c三種板內地線(xiàn)布局。
圖6板內的三種地線(xiàn)布局。
4. 2板內地線(xiàn)布局的形式
并聯(lián)分路式。如圖7所示。這是采用并聯(lián)分路式接地方式。板內的總地在印制板的右下角。對于板內的總地引出點(diǎn)，應根據板內地線(xiàn)布局統一考慮，要盡可能使總地選擇在與各部分地線(xiàn)較近的點(diǎn)上，同時(shí)也要考慮使總地引至電源之間的地線(xiàn)較短。
圖7板內的并聯(lián)分路接地
在數字電路中，由于大量的觸發(fā)器和門(mén)電路對干擾信號很敏感，各電路在開(kāi)關(guān)狀態(tài)時(shí)，會(huì )產(chǎn)生一定的脈沖干擾，使觸發(fā)器和門(mén)電路產(chǎn)生誤觸發(fā)。這將直接影響電路工作的穩定，其可以按級、按工作狀態(tài)或按一個(gè)集成塊設計地線(xiàn)。
匯流條式：匯流條是條形對稱(chēng)傳輸線(xiàn)。由于其本身的厚度和寬度增加而使直流電阻下降，更主要的由于這種對稱(chēng)傳輸方式比單線(xiàn)傳輸具有良好的低阻抗特性，同時(shí)克服了單線(xiàn)傳輸時(shí)的電感分量對電路的影響。
大面積覆蓋接地：在電路的工作頻率較高和高速開(kāi)關(guān)的數字電路中，地線(xiàn)不能采用條形分布，宜采用大面積覆蓋的接地方式。
大面積覆蓋地線(xiàn)（如圖8所示）是當板內導線(xiàn)較多時(shí)，為避免接地受導線(xiàn)切斷而影響接地效果，而采用雙面印制版，其中一面為接地用。采用大面積接地，要防止各接地元件的局部電流耦合而造成共阻抗干擾。因而對各級元件布設要盡量以本級的晶體管、集成塊為中心，元件按級集中，并在本級元件的中心部位設立接地區域。
圖8大面種覆蓋地線(xiàn)
一字形地線(xiàn)。當板內的級數不多時(shí)，可以采用一字形地線(xiàn)。各級電路可按先后順序排列，每級電路的接地元件要相近接在地線(xiàn)上。板上地的引出點(diǎn)應放置在末級附近，如有引出至板外的輸入、輸出的要分開(kāi)。
5結束語(yǔ)
總之，在PCB電路設計中，尤其在高頻電路中必須重視共阻抗干擾的影響。只有通過(guò)良好的地線(xiàn)設計，合理的布局結構，才能保證電子電路工作穩定。以上對PCB電路設計中，防止共阻抗干擾的一些方法和對策作了系統總結，供PCB電路設計人員參考。
|
