20路輸出PCIe時(shí)鐘緩沖器是下一代服務(wù)器、數據中心、存儲設備及其他PCIe應用的理想選擇

隨著(zhù)數據中心向更高的帶寬和更高速的基礎架構遷移，對更高性能時(shí)序器件的需求變的至關(guān)重要。Microchip Technology Inc.（美國微芯科技公司）近日宣布推出面向下一代數據中心應用的四款全新20路微分時(shí)鐘緩沖器，遠超PCIe^®第五代（Gen 5）防抖標準。新推出的ZL40292（終端電阻85Ω）和ZL40293（終端電阻100Ω）專(zhuān)門(mén)依據最新的DB2000Q規格設計，而ZL40294（終端電阻85Ω）和ZL40295（終端電阻100Ω）則依照DB2000QL行業(yè)標準設計。所有新產(chǎn)品均可適用于下一代服務(wù)器、數據中心、存儲設備及其他PCIe應用，且同時(shí)滿(mǎn)足PCIe第一代、第二代、第三代和第四代的規格。

每個(gè)緩沖器都是芯片組的理想補充，其中數據中心服務(wù)器和存儲設備中的多個(gè)外圍組件（如中央處理單元（CPU）、現場(chǎng)可編程門(mén)陣列（FPGA）和物理層（PHY）），以及許多其他PCIe應用程序需要分布式時(shí)鐘。該緩沖器具有的大約20飛秒（~20 fs）的低附加抖動(dòng)，遠超DB2000Q/QL規格的80飛秒（80 fs），為設計師留出巨大空間，能夠在增加數據處理速率的同時(shí)，滿(mǎn)足緊湊的時(shí)序預算要求。當時(shí)鐘分配到多達20路輸出時(shí)，上述器件可實(shí)現超低抖動(dòng)，確保緩沖器時(shí)鐘信號的完整性和質(zhì)量。

新型時(shí)鐘緩沖器通過(guò)低功耗高速電流轉向邏輯（LP-HCSL）實(shí)現低功耗，將大幅減少功耗方面的預算。與標準高速電流轉向邏輯（HCSL）相比，LP-HCSL可節省三分之一功耗，大幅減少用電量。這一性能可幫助客戶(hù)在電路板上實(shí)現更長(cháng)的走線(xiàn)，改善信號通路，同時(shí)減少元件，節省電路板空間。以ZL40292為例，相比傳統HCSL緩沖器，它最多可省去80個(gè)終端電阻（平均每路4個(gè)）。

Microchip時(shí)序與通信業(yè)務(wù)部副總裁Rami Kanama表示：“Microchip可提供業(yè)內最豐富的時(shí)鐘和時(shí)序產(chǎn)品，并一直致力于開(kāi)發(fā)面向更高速的數據中心和企業(yè)基礎架構等下一代網(wǎng)絡(luò )應用的高標準解決方案。Microchip此前推出性能卓越的PCIe第五代器件，可為工程師留出更大的設計空間，讓他們能夠更加專(zhuān)注設計，可幫助尋找符合DB2000Q和DB2000QL規格時(shí)鐘緩沖器的客戶(hù)快速開(kāi)始設計流程�！�