接地是電路設計中最基礎的部分，卻也是最容易忽視的部分。許多電路設計者往往調試的時(shí)候勞心勞神、焦頭爛額，卻不知問(wèn)題往往出在“地”上。說(shuō)到這里同學(xué)們可能會(huì )問(wèn)：“地究竟是如何影響到電路本身的呢？”別著(zhù)急，往下看。
圖1顯示信號源與負載之間隔開(kāi)了一段距離，接地G1和G2通過(guò)一個(gè)回路連接起來(lái)。理想情況下，G1和G2之間的接地阻抗為0，因此接地回路電流不會(huì )在G1和G2之間產(chǎn)生一個(gè)差分電壓。
遺憾的是，讓回流路徑保持零阻抗是不可能的，接地回路阻抗在接地電流作用下，會(huì )在G1和G2之間產(chǎn)生一個(gè)誤差電壓ΔV。
G1和G2之間的連接不僅有電阻，還有電感。出于本文目的，這里忽略雜散電容的影響。但在該系列的下一篇文章中，您會(huì )了解到電源層和接地層之間的電容是如何幫助高頻去耦的。
無(wú)焊試驗板，制成的電路看起來(lái)可能類(lèi)似于圖3所示的電路
G1和G2之間流動(dòng)的電流可以是信號電流或其他電路引起的外部電流。
您可以看到圖3試驗板中的總線(xiàn)阻抗如何既有阻性元件又有感性元件。接地總線(xiàn)阻抗是否會(huì )影響電路運行，不僅取決于電路的直流精度要求，而且取決于模擬信號頻率和電路中數字開(kāi)關(guān)元件產(chǎn)生的頻率分量。
如果最大信號頻率為1 MHz，并且電路僅需要幾毫安(mA)電流，那么接地總線(xiàn)阻抗可能不是問(wèn)題。然而，如果信號為100 MHz，并且電路驅動(dòng)一個(gè)需要100 mA的負載，那么阻抗很可能會(huì )成為問(wèn)題。
大部分情況下，由于“母線(xiàn)(buss wire)”在大多數邏輯轉換等效頻率下具有阻抗，將其用作數字接地回路是不能接受的。
舉個(gè)栗子
例如，#22標準導線(xiàn)具有約20 nH/英寸的電感和1 mΩ/英寸的電阻。由邏輯信號轉換產(chǎn)生的壓擺率為10 mA/ns的瞬態(tài)電流，在此頻率下流經(jīng)1英寸的該導線(xiàn)，將形成200 mV的無(wú)用壓降：
對于具有2 V峰峰值范圍的信號，此壓降會(huì )轉化為約10%的誤差（大約3.5位精度）。即使在全數字電路中，該誤差也會(huì )大幅降低邏輯噪聲裕量。
對于低頻信號，該1 mΩ/英寸電阻也會(huì )產(chǎn)生一個(gè)誤差。例如，100 mA電流流過(guò)1英寸的#22標準導線(xiàn)時(shí)，產(chǎn)生的壓降約為：
一個(gè)2 V峰峰值范圍的信號數字化到16位精度時(shí)，其1 LSB = 2 V/2 16= 30.5 μV。因此，導線(xiàn)電阻引起的100 μV誤差約等于16位精度水平的3.3 LSB誤差。
圖4顯示了模擬接地回路中流動(dòng)的高噪聲數字電流如何在輸入模擬電路的電壓V IN 中產(chǎn)生誤差。將模擬電路地和數字電路地連接在同一點(diǎn)（如下方的正確電路圖所示），可以在某種程度上緩解上述問(wèn)題。
接地層在當今系統中必不可少
在無(wú)焊試驗板中，甚至在圖3所示的采用總線(xiàn)結構的電路板中，能夠用來(lái)降低接地阻抗的手段并不多。無(wú)焊試驗板在工業(yè)系統設計中是非常罕見(jiàn)的。實(shí)接地層是提供低阻抗回流路徑的工業(yè)標準方法。生產(chǎn)用印刷電路板一般有一層或多層專(zhuān)門(mén)用于接地。這種方法相當適合最終生產(chǎn)，但在原型系統中較難實(shí)現。
圖5顯示了一個(gè)包含模擬電路、數字電路以及一個(gè)混合信號器件（模數轉換器或數模轉換器等）并針對PCB的典型接地安排。
模擬電路和數字電路在物理上相隔離，分別位于各自的接地層上�；旌闲盘柶骷䴔M跨兩個(gè)接地層，系統單點(diǎn)或星形接地是兩個(gè)接地層的連接點(diǎn)。
您應當知道，關(guān)于模擬接地和數字接地，還有其他已被證明有效的接地原理。然而，這些原理全都基于同樣的概念——分析模擬和數字電流路徑，然后采取措施以最大限度地減少它們之間的相互影響。
希望大家已經(jīng)了解到接地對于你們當前和未來(lái)設計的重要性。
