| 1、引 言
隨著(zhù)微步進(jìn)電機應用的日益廣泛，其驅動(dòng)電路的發(fā)展也相當迅速，各類(lèi)控制芯片的功能越來(lái)越豐富，操作也越來(lái)越簡(jiǎn)便。A3977是一種新近開(kāi)發(fā)出來(lái)、專(zhuān)門(mén)用于雙極型步進(jìn)電機的微步進(jìn)電機驅動(dòng)集成電路，其內部集成了步進(jìn)和直接譯碼接口、正反轉控制電路、雙H橋驅動(dòng)，電流輸出2．5A，最大輸出功率可接近90W。它主要的設計功能包括：自動(dòng)混合模式電流衰減控制，PWM電流控制，同步整流，低輸出阻抗的DMOS電源輸出，全、半、1／4及1／8步進(jìn)操作，HOME輸出，休眠模式以及易實(shí)現的步進(jìn)和方向接口等。其應用電路結構簡(jiǎn)單、使用及控制方便，有著(zhù)極其廣泛的應用價(jià)值。
2、A3977工作特點(diǎn)
大多數微步進(jìn)電機驅動(dòng)器都需要一些額外的控制線(xiàn)，通過(guò)D／A轉換器為PWM電流調節器設置參考值以及通過(guò)相輸入完成電流極性控制等。許多改進(jìn)型驅動(dòng)器仍然需要一些輸入來(lái)調整PWM電流控制模式使其工作在慢、快或混合衰減模式。這就需要系統的微處理器額外負擔8～12個(gè)需依靠D／A變換處理的輸入端。如果一個(gè)系統需要如此多的控制輸入，而且其微處理器還要存儲實(shí)現其控制的時(shí)序表，這就增加了系統的成本和復雜程度。
A3977可以通過(guò)其特有的譯碼器來(lái)使這些功能實(shí)現簡(jiǎn)單化，如圖1所示，其最簡(jiǎn)單的步進(jìn)輸入只需“STEP”（步進(jìn)）和“DIR”（方向）2條輸入線(xiàn)，輸出由DMOS的雙H橋完成。通過(guò)“STEP”腳簡(jiǎn)單的輸入1個(gè)脈沖就可以使電機完成1次步進(jìn)，省去了相序表，高頻控制線(xiàn)及復雜的編程接口。這使其更適于應用在沒(méi)有復雜的微處理器或微處理器負擔過(guò)重的場(chǎng)合。同時(shí)A3977的內部電路可以自動(dòng)地控制其PWM操作工作在快、慢及混合衰減模式。這不但降低了電機工作時(shí)產(chǎn)生的噪聲，也同時(shí)省去了一些額外的控制線(xiàn)。
另外，其內部低輸出阻抗的N溝道功率DMOS輸出結構，可以使其輸出達到2．5A，35V。這一結構的另一優(yōu)點(diǎn)是，使它能完成同步整流功能。由于有同步整流流功能，既降低了系統的功耗，又可以在應用時(shí)省去外加的肖特基二極管。
A3977的休眠功能可以使系統不工作時(shí)的功耗達到最低。休眠時(shí)芯片的大部分內部電路，如輸出DMOS、比較器及電荷泵等都將停止工作。從而在休眠模式時(shí)，包括電機驅動(dòng)電流在內的總電流消耗在40μA以?xún)�。此外，內�?/font>保護電路還有利用磁滯實(shí)現的熱停車(chē)、低壓關(guān)斷及換流保護等功能。
集成電路的主要特點(diǎn)：
（1）額定輸出為：±2．5A，35V。
（2）低輸出阻抗，源端0．45Ω，接收端0．36Ω。
（3）自動(dòng)電流衰減檢測并選擇混合、快和慢等電流衰減模式。
（4）邏輯電平范圍為3．0～5．5V。
（5）HOME輸出。
（6）降低功耗的同步整流功能。
（7）內部低壓關(guān)斷、熱停車(chē)電路及環(huán)流保護。
3、A3977引腳說(shuō)明
A3977有兩種封裝：一種是44引腳銅標塑封（后綴為ED，A3977SED），另一種是28引腳帶散熱襯墊的塑封（后綴為L(cháng)P，A3977SLP），其引腳功能說(shuō)明如表1所示。
電荷泵CP1、CP2可以產(chǎn)生一個(gè)高于VBB的門(mén)電平，用來(lái)驅動(dòng)DMOS源端的門(mén)。其實(shí)現方法是在CP1和CP2之間接一個(gè)0．22μF的陶瓷電容。同時(shí)VCP和VBB間也需要一個(gè)0．22μF的陶瓷電容作為一個(gè)蓄能器，用來(lái)操作DMOS的高端設備。
VREG是由系統內部產(chǎn)生，用于對DMOS漏端輸出進(jìn)行操作。VREG引腳須對地加一個(gè)0．22μF的陶瓷電容作為一個(gè)蓄能器，用來(lái)操作DMOS的高端設備。
VREG是由系統內部產(chǎn)生，用于對DMOS漏端輸出進(jìn)行操作。VREG引腳須對地加一個(gè)0．22μF的電容去耦。VREG是受內部的電平調節器控制的，發(fā)生故障時(shí)其輸出是被禁止的。
RC1和RC2引腳是為內部PWM電路提供固定截止時(shí)間的。A3977的內部PWM控制電路是用一個(gè)脈沖來(lái)控制器件的截止時(shí)間的。而這個(gè)脈沖的—84—截止時(shí)間toff就是由RC1和RC2引腳對地所接的電阻RT和電容CT決定的，即：
toff＝RT CT
式中，電阻RT和電容CT的取值范圍分別為12～100kΩ及470～1 500pF〉
另外，除了可以為內部PWM控制提供截止時(shí)間外，CT還為比較器提供了關(guān)斷時(shí)間tBLANK。A3977的設計要求當其輸出由內部電流控制電路切換時(shí)，電路取樣比較器的輸出是被禁止的。從而可以防止對過(guò)電流檢測作出誤判斷。tBLANK的取值為：
tBLANK＝1400CT
ENABLE輸入為低電平有效，它是DMOS輸出的使能控制信號。RESET輸入也是低電平有效，當其為低電平時(shí)，DMOS的輸出將被關(guān)斷，所有的步進(jìn)邏輯輸入也將被忽略直至其輸入變高為止。
4、基本功能說(shuō)明及應用電路
由于采用了內置譯碼器技術(shù)，A3977可以很容易的使用最少的控制線(xiàn)對步進(jìn)電機實(shí)施微步進(jìn)控制。具體功能實(shí)現如下：
（1）步進(jìn)控制：步進(jìn)控制信號有步進(jìn)輸入（STEP）、步進(jìn)模式邏輯輸入（MS1，MS2）以及方向控制信號（DIR）。每一次上電或復位（RESET＝0）后，在內置譯碼器的作用下將H橋的輸出預置到HOME輸入所對應的輸出狀態(tài)，然后當STEP輸入的上升沿到來(lái)后，內置譯碼器將根據步進(jìn)邏輯的輸入值（步進(jìn)模式見(jiàn)表2）控制H橋的輸出，使電機在當前步進(jìn)模式下產(chǎn)生1次步進(jìn)。
步進(jìn)的方向由DIR的輸入邏輯控制，其高、低電平分別控制雙相電機正反轉。
注：①全步進(jìn)轉過(guò)的角度為45°。
（2）內部PWM電流控制：每一個(gè)H橋都有一個(gè)有固定截止時(shí)間的PWM電流控制電路，以限制其負載電流在一個(gè)設計值。初始時(shí)，對角線(xiàn)上的一對源接收DMOS（一對上下橋臂）處于輸出狀態(tài)，電流流經(jīng)電機繞組和SENCE腳所接的電流取樣電阻（見(jiàn)圖1）。當取樣電阻上的壓降等于D／A的輸出電壓時(shí)，電流取樣比較器將PWM鎖存器復位，從而關(guān)斷源驅動(dòng)器（上橋臂），進(jìn)入慢衰減模式；或同時(shí)關(guān)斷源接收驅動(dòng)器（上下橋臂）進(jìn)入快或混合衰減模式，使產(chǎn)生環(huán)流或電流回流至源端。該環(huán)流或回流將持續衰減至固定截止時(shí)間結束為止。然后，正確的輸出橋臂被再次啟動(dòng)，電機繞組電流再次增加，整個(gè)PWM循環(huán)完成。
其中，最大限流Imax是由取樣電阻RS和電流取樣比較器的輸入電平VREF控制的：
Imax＝VREF／8RS固定截止時(shí)間toff的計算如上所述。
（3）電流衰減模式控制：A3977具有自動(dòng)檢測電流衰減及選擇電流衰減模式功能，從而能給微步進(jìn)提供最佳的正弦電流輸出。電流衰減模式由PFD的輸入進(jìn)行控制，其輸入電平的高低控制輸出電流處于慢、快及混合衰減模式。如果PFD的輸入電壓高于0．6VDD，則選擇慢衰減模式。如果PFD的輸入電壓低于0．21VDD，則選擇快衰減模式。處于二者之間的PFD電平值將選擇混合衰減模式。
其中混合衰減模式將一個(gè)PWM周期的固定截止時(shí)間分為快、慢兩個(gè)衰減部分。當電流達到最大限流Imax后，系統將進(jìn)入快衰減模式直至SENCE上的取樣電壓衰減至PFD的端電壓VPFD。經(jīng)過(guò)tFD的快衰減后，器件將切換至慢衰減模式直至固定截止時(shí)間結束。
其中，器件工作在快衰減模式的時(shí)間tFD為：
tFD＝RTCrln（0．6VPFD／VPFD）
（4）同步整流控制：同步整流控制是由SR的邏輯輸入控制的。當SR輸入為低電平時(shí)，同步整流功能將被啟動(dòng)。此期間，當檢測到電流為零值時(shí)，可通過(guò)關(guān)閉同步整流功能來(lái)防止負載電流反向，從而防止了電機繞組反方向導通。而當SR輸入為高電平時(shí)，同步整流將被禁止。
（5）休眠模式：當SLEEP引腳輸入為低電平時(shí)，器件將進(jìn)入休眠模式，從而大大降低器件空閑的功耗。進(jìn)入休眠模式后器件的大部分內部電路包括DMOS輸出電路、調節器及電荷泵等都將停止工作。當其輸入為高電平時(shí)，系統恢復到正常的操作狀態(tài)并將器件的輸出預置到HOME狀態(tài)。
（6）典型應用電路：其典型應用電路如圖1所示，可見(jiàn)其應用電路是非常簡(jiǎn)單的，其正常工作時(shí)僅需5個(gè)邏輯輸入即可。
5、應用注意事項
（1）PFD引入端應加一個(gè)0．1μF的電容去耦。
（2）布線(xiàn)時(shí)應布一個(gè)較厚的地層，最好在本器件周?chē)忌闲切蔚亍?/font>
（3）最好將芯片直接焊接在線(xiàn)路板上。
（4）為VBB引腳加一個(gè)大于47μF的電解電容去耦（越靠近芯片越好）。
（5）為保證輸出電流取樣的精確，最好使取樣電阻有自己?jiǎn)为毜牡�，并將其連到器件周?chē)男切蔚?/font>
上，而且引線(xiàn)越短越好。
（6）當系統由休眠模式退出后，最少要延遲1ms才可以輸入步進(jìn)命令，從而為驅動(dòng)DMOS的電荷泵復位提供充裕的時(shí)間。
|
