我們在電源濾波電路上可以看到各種各樣的電容，比如100uF、10uF、100nF、10nF不同的容值。那么，這些參數是如何確定的呢？
 
數字電路要運行穩定可靠，電源一定要“干凈”，并且能量補充一定要及時(shí)，也就是濾波去耦一定要好。什么是濾波去耦？簡(jiǎn)單地說(shuō)，就是在芯片不需要電流的時(shí)候存儲能量，在需要電流的時(shí)候又能及時(shí)地補充能量。
 
有讀者看到這里會(huì )說(shuō)，這個(gè)職責不是DC/DC、LDO的嗎？對，在低頻的時(shí)候它們可以搞定，但高速的數字系統就不一樣了。
 
下面，我們先來(lái)看看電容。
 
電容的作用，簡(jiǎn)單來(lái)說(shuō)就是存儲電荷。我們都知道，在電源中要加電容濾波，在每個(gè)芯片的電源腳放置一個(gè)0.1uF的電容去耦。但是，怎么有些板子芯片的電源腳旁邊的電容是0.1uF或者0.01uF的，這里有什么講究嗎？
 
要搞懂這個(gè)問(wèn)題，就要先了解電容的實(shí)際特性。理想的電容它只是一個(gè)電荷的存儲器，即C。而實(shí)際制造出來(lái)的電容，卻不是那么簡(jiǎn)單了。分析電源完整性的時(shí)候，我們常用的電容模型如圖1所示：

圖1

在圖1中，ESR是電容的串聯(lián)等效電阻，ESL是電容的串聯(lián)等效電感，C才是真正的理想電容。ESR和ESL是由電容的制造工藝和材料決定的，沒(méi)辦法消除。那么，這兩個(gè)東西對電路有什么影響呢？ESR影響電源的紋波，ESL影響電容的濾波頻率特性。
 
我們知道：

電容的容抗：

Zc=1/ωC
 
電感的感抗：

Zl=ωL，ω=2πf
 
實(shí)際電容的復阻抗為：

Z=ESR+jωL-1/jωC=ESR+j2πf L-1/j2πf C
 
可見(jiàn)，當頻率很低的時(shí)候，是電容在起作用；而頻率高到一定程度時(shí)，電感的作用就不可忽視了；再高的時(shí)候，電感就起主導作用了，電容就失去濾波的作用了。所以記住，高頻的時(shí)候，電容就不是單純的電容了。實(shí)際電容的濾波曲線(xiàn)如圖2所示：

圖2

如上面所述，電容的等效串聯(lián)電感是由電容的制造工藝和材料決定的。實(shí)際的貼片陶瓷電容，ESL從零點(diǎn)幾nH到幾個(gè)nH不等，封裝越小，ESL就越小。
 
從圖2可以看出，電容的濾波曲線(xiàn)并不是平坦的，它像一個(gè)V。也就是說(shuō)，有選頻特性。有時(shí)候，我們希望它越平越好（前級的板級濾波）；而有時(shí)候，則希望它越尖越好（濾波或陷波）。
 
影響這個(gè)特性的，就是電容的品質(zhì)因素Q：

Q=1/ωCESR
 
ESR越大，Q就越小，曲線(xiàn)就越平坦。反之，ESR越小，Q就越大，曲線(xiàn)就越尖。
 
通常情況下，鉭電容和鋁電解有比較小的ESL，而ESR大，所以鉭電容和鋁電解具有很寬的有效頻率范圍，非常適合前級的板級濾波。也就是說(shuō)，在DC/DC或者LDO的輸入級，常常用較大容量的鉭電容來(lái)濾波。而在靠近芯片的地方，放一些10uF和0.1uF的電容來(lái)去耦，陶瓷電容有很低的ESR。
 
說(shuō)了這么多，到底在靠近芯片的管腳處放置0.1uF，還是0.01uF呢？下面列出來(lái)給大家參考：

所以，以后不要見(jiàn)到什么都放0.1uF的電容。有的高速系統中，這些0.1uF的電容根本就起不了作用。