有人說(shuō)過(guò)，世界上只有兩種電子工程師：經(jīng)歷過(guò)電磁干擾的和沒(méi)有經(jīng)歷過(guò)電磁干擾的。伴隨著(zhù)PCB走線(xiàn)速遞的增加，電磁兼容設計是我們電子工程師不得不考慮的問(wèn)題。面對一個(gè)設計，當進(jìn)行一個(gè)產(chǎn)品和設計的EMC分析時(shí)，有以下5個(gè)重要屬性需考慮：

（1）關(guān)鍵器件尺寸：產(chǎn)生輻射的發(fā)射器件的物理尺寸。射頻（RF）電流將會(huì )產(chǎn)生電磁場(chǎng)，該電磁場(chǎng)會(huì )通過(guò)機殼泄漏而脫離機殼。PCB上的走線(xiàn)長(cháng)度作為傳輸路徑對射頻電流具有直接的影響。

（2）阻抗匹配：源和接收器的阻抗，以及兩者之間的傳輸阻抗。

（3）干擾信號的時(shí)間特性：這個(gè)問(wèn)題是連續（周期信號）事件，還是僅僅存在于特定操作周期（例如，單次的可能是某次按鍵操作或者上電干擾，周期性的磁盤(pán)驅動(dòng)操作或網(wǎng)絡(luò )突發(fā)傳輸）。

（4）干擾信號的強度：源能量級別有多強，并且它產(chǎn)生有害干擾的潛力有多大。

（5）干擾信號的頻率特性：使用頻譜儀進(jìn)行波形觀(guān)察，觀(guān)察到的問(wèn)題在頻譜的哪個(gè)位置，便于找到問(wèn)題的所在。

另外，一些低頻電路的設計習慣需要注意。例如我慣用的單點(diǎn)接地對于低頻應用是非常適合的，但是后來(lái)發(fā)現不適合于射頻信號場(chǎng)合，因為射頻信號場(chǎng)合存在更多的EMI問(wèn)題。相信有些工程師將單點(diǎn)接地應用到所有產(chǎn)品設計中，而沒(méi)有認識到使用這種接地方法可能會(huì )產(chǎn)生更多或更復雜的電磁兼容問(wèn)題。

我們還應該注意電路組件內的電流流向。有電路知識我們知道，電流從電壓高的地方流向低的地方，并且電流總是通過(guò)一條或更多條路徑在一個(gè)閉環(huán)電路中流動(dòng)，因此一個(gè) 小回路和一個(gè)很重要的定律。針對那些測量到干擾電流的方向，通過(guò)修改PCB走線(xiàn)，使其不影響負載或敏感電路。那些要求從電源到負載的高阻抗路徑的應用，必須考慮返回電流可以流過(guò)的所有可能的路徑。

還有一個(gè)PCB走線(xiàn)的問(wèn)題。導線(xiàn)或走線(xiàn)的阻抗包含電阻R和感抗，在高頻時(shí)阻抗，沒(méi)有容抗存在。當走線(xiàn)頻率高于100kHz以上時(shí)，導線(xiàn)或走線(xiàn)變成了電感。在音頻以上工作的導線(xiàn)或走線(xiàn)可能成為射頻天線(xiàn)。在EMC的規范中，不容許導線(xiàn)或走線(xiàn)在某一特定頻率的λ/20以下工作（天線(xiàn)的設計長(cháng)度等于某一特定頻率的λ/4或λ/2），當不小心那么設計時(shí)，走線(xiàn)變成了一根高效能的天線(xiàn)，這讓后期的調試變得更加棘手。

后說(shuō)說(shuō)PCB的布局問(wèn)題。 ，要考慮PCB的尺寸大小。PCB的尺寸過(guò)大時(shí)，隨著(zhù)走線(xiàn)的增長(cháng)使系統抗干擾能力下降，成本增加，而尺寸過(guò)小容易引起散熱和互擾的問(wèn)題。第二，再確定特殊元件（如時(shí)鐘元件）的位置（時(shí)鐘走線(xiàn) 好周?chē)�不鋪地和不走在關(guān)鍵信號線(xiàn)的上下，避免干擾）。第三，依據電路功能，對PCB整體進(jìn)行布局。在元器件布局上，相關(guān)的元器件盡量靠近，這樣可以獲得較好的抗干擾效果。