經(jīng)過(guò)數十年的發(fā)展，如今芯片設計的每個(gè)環(huán)節已離不開(kāi)EDA工具的參與，涉及驗證、調試、邏輯綜合、布局布線(xiàn)等全流程。尤其是在關(guān)鍵的驗證和調試環(huán)節，可謂是打通芯片流片的“任督二脈”，如果在這一環(huán)節受阻，那帶來(lái)的“次生傷害”將難以想象。
特別是在當前國內EDA工具市場(chǎng)份額大多被國外巨頭占有的情形下，一方面美國不斷加大制約力度，“卡脖子”強度愈演愈烈；另一方面國際巨頭工具大多越來(lái)越趨向于封閉流程。伴隨著(zhù)國內半導體業(yè)的蓬勃發(fā)展，國內EDA廠(chǎng)商如何著(zhù)力解決工具從0到1的問(wèn)題已成為時(shí)代的新使命。
看準這一契機，在EDA工具領(lǐng)域多點(diǎn)布局的上海合見(jiàn)工業(yè)軟件集團有限公司（以下簡(jiǎn)稱(chēng)“合見(jiàn)工軟”）近日推出了全新的UVD調試工具，以助力國內半導體設計廠(chǎng)商在驗證和調試環(huán)節“通關(guān)”。
驗證和調試需協(xié)同作戰
之所以驗證和調試至關(guān)重要，與數字芯片的設計需求和設計公司的產(chǎn)品迭代息息相關(guān)。
目前數字芯片的規模動(dòng)輒上百億門(mén)，且隨著(zhù)工藝的進(jìn)階，流片成本居高不下，流片失敗的損失難以估量。更重要的是，重新設計不僅意味著(zhù)巨量的研發(fā)成本投入，更會(huì )導致錯失產(chǎn)品上市的時(shí)間窗口，錯過(guò)發(fā)展壯大的時(shí)機。這對任何一家設計公司來(lái)說(shuō)，都是難以承受之重。
芯片從設計到生產(chǎn)之前的流程中的諸多環(huán)節都離不開(kāi)驗證和調試，驗證是為了確保設計符合功能和性能的要求，調試則是針對驗證過(guò)程中發(fā)現的缺陷，盡早盡快地找出引起問(wèn)題的真正原因以便修復，也因而，驗證和調試成為解鎖流片成敗的關(guān)鍵環(huán)節。
“隨著(zhù)SoC芯片復雜度、集成度的提升和規模的擴大，驗證工作的占比越來(lái)越高，可達到70%以上，一般在設計團隊中的基本配置是一個(gè)設計工程師要配備2-3個(gè)驗證工程師。其中，調試的工作量則可占到驗證工作的40%以上�！焙弦�(jiàn)工軟資深研發(fā)總監高波以數字道出了驗證和調試的“責任”重大。
相應地，這對驗證和調試工具的挑戰也與日俱增。
高波指出，驗證工具和調試工具相輔相成，使命是快速實(shí)現驗證收斂。保證覆蓋率、充分并且盡早盡快地發(fā)現問(wèn)題是對驗證工具的挑戰；調試工具則需要幫助用戶(hù)更快地分析并解決功能、性能的問(wèn)題，同時(shí)針對覆蓋率相關(guān)問(wèn)題的分析和調試可以加快覆蓋率收斂。
此外，協(xié)同“作戰”也是必要條件。高波進(jìn)一步提到，在驗證層面，涉及形式驗證、FPGA原型驗證等不同的驗證工具，為滿(mǎn)足驗證需求，不僅要求驗證工具可協(xié)同工作，互相配合來(lái)達到充分的驗證覆蓋率，實(shí)現驗證收斂；同時(shí)，調試工具作為一個(gè)平臺應可支持所有驗證工具的調試，并能支持不同驗證工具協(xié)同仿真情況下的調試。
實(shí)現從0到1突破
不得不說(shuō)，國際廠(chǎng)商在EDA驗證和調試工具領(lǐng)域已然占據了先發(fā)地位，但對于國內蔚然興起的EDA廠(chǎng)商來(lái)說(shuō)，仍有角力的空間和破局的機會(huì )。
“驗證和調試工具的架構和技術(shù)都需隨著(zhù)驗證流程和方法學(xué)的發(fā)展而不斷創(chuàng )新，國外廠(chǎng)商因長(cháng)期的積累轉身難免有包袱。在當下的時(shí)間節點(diǎn)，國內EDA廠(chǎng)商可以站在更高的起點(diǎn)，以全面的驗證全景圖為基礎來(lái)設計產(chǎn)品的架構和功能，解決從0到1的問(wèn)題，實(shí)現新的突破�！� 高波對此充滿(mǎn)信心。
顯然，著(zhù)眼于調試工具需求深耕細作、打造穩定高效的驗證調試平臺成為國內EDA廠(chǎng)商的重要任務(wù)。
高波提到，業(yè)界對調試工具的要求側重于：從性能來(lái)說(shuō)，要保證高性能、大容量；從易用性入手，需簡(jiǎn)潔易用、使用流暢，以全面保證調試的高效率。此外，在系統層面，需全面支持各種不同驗證工具之間的協(xié)同仿真。
在這一過(guò)程中，更要注意與時(shí)俱進(jìn)。高波表示，驗證和調試工具在迭代過(guò)程中，要不斷引入驗證方法學(xué)和流程的創(chuàng )新，不僅支持功能的調試，還應拓展至功耗、覆蓋率、安全等方面的調試；不僅要支持不同設計層級如RTL和Gate級的需求，還要支持事務(wù)級和系統級的驗證調試。
“只有不斷內外兼修，才能不斷提高驗證調試效率，加速驗證收斂�！备卟鞔_說(shuō)。
對于國內驗證和調試EDA廠(chǎng)商的發(fā)展路徑，高波認為，既要穩扎穩打，也要布局長(cháng)遠。
“在打造出滿(mǎn)足上述需求的調試平臺之后，要扎實(shí)落地于國內半導體客戶(hù)實(shí)際項目的應用，解決項目中調試的問(wèn)題。并且，要以開(kāi)放的心態(tài)擁抱本土客戶(hù)的實(shí)際需求，實(shí)現差異化優(yōu)勢。在產(chǎn)品實(shí)現可用之后，可進(jìn)一步加強通力合作，持續打磨產(chǎn)品，不斷突破現有工具的技術(shù)包袱和技術(shù)壁壘，進(jìn)一步提升驗證和調試效率，實(shí)現好用耐用，走向雙贏(yíng)�！备卟ㄌ岢隽酥锌系慕ㄗh。
UVD的新進(jìn)階
基于在驗證和調試工具的深刻洞察，加之合見(jiàn)工軟團隊在數字芯片驗證領(lǐng)域累積的技術(shù)資源，以及不破不立的架構創(chuàng )新，合見(jiàn)工軟先聲奪人，在著(zhù)力研發(fā)多種核心的驗證工具時(shí)就已經(jīng)開(kāi)始在調試工具方面持續投入，而今迎來(lái)了UVD的上市。
（圖：UVD主界面）
高波詳細介紹道，合見(jiàn)工軟UVD的優(yōu)勢體現在一是簡(jiǎn)潔易用，采用了先進(jìn)的UI 技術(shù)，界面簡(jiǎn)潔，根據所用的功能自適應，大幅提升用戶(hù)體驗。二是高效率、高性能，體現在大規模數據的處理效率和交互式性能上，如高性能的波形可與當前市場(chǎng)上的主流產(chǎn)品競爭，跟VCD（Value Change Dump）的壓縮比可達幾十到上千倍。
更值得一提的是，合見(jiàn)工軟UVD在架構和數據接口的設計上“為長(cháng)遠計”：支持不同驗證工具的調試和不同工具間的數據統一共通、協(xié)同調試。
而這與合見(jiàn)工軟蓄勢發(fā)布的多款EDA產(chǎn)品和解決方案，包括數字仿真器、FPGA原型驗證系統、先進(jìn)封裝協(xié)同設計環(huán)境等，在高難度的數字驗證、協(xié)同設計等領(lǐng)域率先突圍奠定的基石可謂是相輔相成、交相輝映。
具體來(lái)看，合見(jiàn)工軟UVD提供統一的波形和覆蓋率數據接口，可與其他驗證工具集成，促進(jìn)不同驗證工具間的數據整合和協(xié)同。這是目前很多主流工具還不支持的。另外，UVD基于原生架構可以支持測試環(huán)境、設計以及覆蓋率等的集成調試，例如UVD的源代碼窗口已經(jīng)預留了IDE的支持，將來(lái)很容易擴展支持IDE，幫助設計工程師提高效率。
除此以外，合見(jiàn)工軟所有產(chǎn)品都基于創(chuàng )新設計，充分考慮了不同產(chǎn)品之間的協(xié)同。比如：UVD可以與合見(jiàn)工軟的驗證測試管理平臺VPS互相配合，加速回歸測試中缺陷和覆蓋率的調試。
“合見(jiàn)工軟已然構建了相對完整的EDA數字驗證解決方案，作為調試工具，UVD在客戶(hù)的試用中已得到了積極的反饋�！被蛟S客戶(hù)的認同是證明UVD實(shí)力的最佳佐證。
如今國內半導體設計廠(chǎng)商技術(shù)飛速發(fā)展，也誕生了越來(lái)越多世界級的IC設計公司，在這一樂(lè )觀(guān)態(tài)勢下，合見(jiàn)工軟深刻意識到，國內EDA廠(chǎng)商通過(guò)與IC廠(chǎng)商互促互進(jìn)，將進(jìn)一步夯實(shí)本土廠(chǎng)商放眼全球的基礎。
在持續取得“開(kāi)門(mén)紅”之后，順勢而為的合見(jiàn)工軟也有了更高遠的目標。
高波最后表示，合見(jiàn)工軟在驗證領(lǐng)域擁有眾多資深專(zhuān)家，技術(shù)團隊非常有經(jīng)驗。合見(jiàn)工軟將持續結合本土特有的優(yōu)勢，保持開(kāi)放的心態(tài)，擁抱開(kāi)放的架構，推動(dòng)建立良好的EDA生態(tài)圈，同時(shí)在國內驗證和調試EDA工具領(lǐng)域創(chuàng )新架構、持續打磨，助力國內半導體設計公司全流程服務(wù)。 |
