作者： Majid Dadafshar

CMOS圖像傳感器的電源布局會(huì )顯著(zhù)影響分辨率、幀率等性能。本篇文章討論針對此應用設計電源方案時(shí)的重要考量。

CMOS圖像傳感器的內部結構

典型的CMOS成像系統包含有源像素顏色陣列、模擬信號處理電路、模數轉換器和用于控制接口、時(shí)序和數據讀取的數字部分。陣列的填充因數是感光部分相對于傳感器總尺寸的百分比。光電探測器是一種光敏傳感器，用于捕獲可見(jiàn)光子并將其轉換為電流(毫微微安級)。

分辨率用于量化CMOS圖像傳感器中的總像素陣列數，例如，200萬(wàn)像素傳感器陣列是1600列和1200行。但是，陣列中的像素并非都是有源的(可用于光檢測)，其中有些(在光學(xué)上是黑色的)像素用于黑電平和噪聲校正。

圖1：典型的CMOS圖像傳感器模塊

現有多種不同的像素晶體管設計，包括三晶體管(3T)、四晶體管(4T)和五晶體管(5T)版本。在4T布局中，光電二極管將接收到的可見(jiàn)光子轉換為電荷。每個(gè)電壓一次讀取一行并放入柱狀電容器(C)中。然后使用解碼器和多路復用器進(jìn)行讀取。

圖2：四晶體管像素設計

幀率用于量化圖像處理陣列捕捉完整圖像的速度，一般為30-120 fps。幀率受快門(mén)速度影響，后者控制圖像傳感器收集光線(xiàn)的時(shí)間�？删幊虝r(shí)間間隔，也稱(chēng)為“暗期”，在讀取最后一行之后執行其他任務(wù)時(shí)，此間隔也會(huì )影響幀率，約為讀取速率的75%。幀是按順序逐行讀取的；最后，緩沖器將整個(gè)幀存儲為完整圖像。

電源設計考量

CMOS圖像傳感器一般使用三個(gè)不同的供電軌，分別是模擬供電軌(2.8 V AVDD)、接口供電軌(1.8或2.8 V DOVDD)和數字供電軌(1.2或1.8 V DVDD)。低壓降 (LDO)穩壓器的輸入引腳上有一個(gè)大旁路電容，可以穩定電源，幫助減少電壓波動(dòng)，從而改善圖像傳感器的噪聲性能。

電源抑制比(PSRR)衡量LDO抑制電源紋波引起的輸入電壓變化，或者阻斷由其他開(kāi)關(guān)穩壓器導致的噪聲的能力。具有低PSRR的LDO可能導致捕獲的圖像中出現不必要的水平紋波。在針對此應用設計具有足夠高PSRR的LDO之前，可計算給定幀率所需的傳感器行頻。

圖3：正在進(jìn)行穩壓的LDO

LDO內部的反饋環(huán)路基本決定了工作頻率低于100 kHz的系統的PSRR。對于更高頻率(高于100 kHz)應用，仍取決于無(wú)源組件和PCB布局。因此，謹慎的PCB設計可以實(shí)現緊湊的電流環(huán)路，并降低寄生電感。普通LDO在高頻率下PSRR較低。雖然這對標準攝像頭來(lái)說(shuō)不是問(wèn)題，但更高分辨率(50−200 MP)和高幀率的圖像傳感器要求LDO在更低頻率(最高10 kHz)下的PSRR高于90 dB，在更高頻率(1−3 MHz)下高于45 dB。

設計技巧

幀率(30−120 fps)和行速率(22−44 kHz)會(huì )產(chǎn)生動(dòng)態(tài)負載，在模擬供電軌上引起下沖和過(guò)沖。在每次幀或行轉換時(shí)，獲取的電流類(lèi)似于階躍負載，意味著(zhù)在每次讀取幀和行(或之間)時(shí)，LDO必須能夠處理數百毫安級的負載變化。大容量電容(在行和幀頻率下具有低阻抗)可以幫助攝像頭去耦，以減少這種負載切換引起的紋波。

圖像傳感器的每個(gè)像素都有電荷飽和水平(或最大阱容)，這是在達到飽和之前像素能留存的電荷量(以電子為單位)。圖像傳感器的動(dòng)態(tài)范圍(以dB表示)是能同時(shí)捕獲的圖像最亮和最暗部分的比率。

LDO輸出端的低頻譜噪聲密度(在10 Hz至1 Mhz之間)也有助于減少傳輸至CMOS圖像傳感器的噪聲量，使像素實(shí)現更大的動(dòng)態(tài)范圍。最后，總體紋波和噪聲應至少低于傳感器的噪聲閾值40 dB，在數據手冊中通常表示為信噪比(SNR)。