“POP”噪聲是指音頻器件在上電、斷電瞬間以及上電穩定后,各種操作帶來(lái)的瞬態(tài)沖擊所產(chǎn)生的爆破聲。本文將討論幾種常用的解決方法及其工作原理,這些方法針對具體的集成電路具有各自特點(diǎn),應用時(shí)需要根據實(shí)際情況綜合考慮。
圖1:?jiǎn)味四J脚c橋式模式輸出電路示意圖。
|
本文提到的音頻系統是指音頻半導體器件,包括音頻數模轉換器、模數轉換器、音頻放大器等的應用系統。產(chǎn)生“POP”噪聲的瞬態(tài)沖擊通常是一種很窄的尖脈沖,用傅立葉分析展開(kāi)后,其頻譜分量很豐富,且在頻域內的能量分布相對平均。本文下面討論的幾種“POP”噪聲解決方法的目的,就是要降低20Hz~20kHz范圍內的諧波分量。對絕大多數人而言,如果信號的峰峰值電壓小于10mV,就已經(jīng)聽(tīng)不見(jiàn)了。
橋式(BTL)輸出與單端(SE)輸出
圖2:橋式模式與單端模式輸出的“POP”噪聲。
|
橋式結構輸出相對單端模式輸出而言有很多優(yōu)點(diǎn),比如橋式模式可在相同的電源電壓Vdd條件下,輸出較高的電壓VOBTL=2*VOSE,在相同的負載條件下輸出更大的功率。圖1為這兩種輸出電路的示意圖。
需要指出的是,橋式模式能有效抑制共模噪聲。輸出功率相同時(shí),橋式模式的噪聲明顯小于單端模式的噪聲(如圖2所示,藍色通道接負載兩端,綠色通道接電源Vdd)。這是因為相同的沖擊會(huì )同時(shí)出現在橋式輸出結構的“+”、“-”兩端,并通過(guò)負載后相互抵消,不對揚聲器做功,因而不會(huì )發(fā)出“POP”聲。這種結構對于上電、掉電噪聲以及操作噪聲都有很好的抑制作用。
圖3:橋式結構的兩種電路形式。
|
常見(jiàn)的橋式結構有兩種,它們對抑制“POP”聲的能力有細微差別。圖3左邊的電路是兩個(gè)放大單元并聯(lián)連接,同一個(gè)輸入信號分別進(jìn)入兩個(gè)放大單元AMP1、AMP2的“+”、“-”輸入端,而且使它們的放大倍數保持相同、相位保持相反(相差180度)。在這里,AMP1單元網(wǎng)絡(luò )的增益GAINUP=-R9/R8=-2,AMP2單元網(wǎng)絡(luò )的增益GAINDOWN=1+R11/R12=2。單個(gè)電阻的精度誤差通常為±30%,但在同一個(gè)芯片內,這種偏差朝同一個(gè)方向,如果設計恰當,電阻比值的精度可以保證在±1%以?xún)。AMP1、AMP2的DC參數也同樣朝同一個(gè)方向偏差,所以在“+”、“-”輸出端可以很好地抵消共模信號。
圖4:OCL輸出結構。
|
圖3右邊的電路則采用級聯(lián)形式,前一級的輸出信號進(jìn)入下一級的“-”輸入端,AMP4單元網(wǎng)絡(luò )的增益GAINBACK=-R14/R13=-1。事實(shí)上,AMP3的輸出經(jīng)過(guò)AMP4反向后會(huì )有一定的延時(shí),在“+”、“-”輸出端并不能完全抵消。AMP3的失調電壓等支流誤差信號會(huì )在A(yíng)MP4中復制,并與AMP4的失調電壓一起送到“+”端,而無(wú)法與“-”端完全抵消。因此這種結構抑制“POP”聲的效果略差一些,通常用在小功率器件中。
除此之外,還有一種結構也能有效抑制共模噪聲,那就是無(wú)輸出耦合電容(OCL)結構(見(jiàn)圖4)。該結構與橋式結構非常類(lèi)似,在輸出端將直流共模電壓抵消掉,只有交流信號對負載作功。與橋式結構一樣,OCL結構由于省去了耦合電容,可給音頻系統帶來(lái)另外一個(gè)好處,即系統的頻率響應可以延伸到很低的范圍,后面將對此作詳細介紹。
增大VBIAS的濾波電容
圖5:?jiǎn)味四J诫娐返?ldquo;POP”噪聲與Vbias電壓的仿真波形。
|
音頻集成電路通常都有一個(gè)管腳叫做Vbias,或者Vref、Vmid、Vsvr、bypass等,它是內部直流基準電壓,若要內部電路能工作,這個(gè)偏置電壓必須建立起來(lái)。實(shí)際應用時(shí),該管腳通常外接一個(gè)旁路電解電容到地,該電容起濾除噪聲的作用。對于使用正電壓的單電源系統來(lái)說(shuō),當系統工作穩定時(shí),基準電壓值約等于Vdd/2。增大這個(gè)電容的容值能抑制“POP”噪聲。當芯片上電或從待機狀態(tài)切換到工作狀態(tài)時(shí),直流偏置電壓開(kāi)始建立,從0逐漸升高,并對Vbias濾波電容充電。經(jīng)過(guò)一定時(shí)間后,電壓上升到Vdd/2,此時(shí)芯片就可以工作了,輸出的音頻信號基于這個(gè)直流電壓上下擺動(dòng)。同樣,當芯片掉電或進(jìn)入待機狀態(tài)時(shí),濾波電容放電,偏置電壓開(kāi)始下降,從Vdd/2下降到0。實(shí)驗證明,芯片上電、掉電時(shí)的“POP”聲就是由偏置電壓的瞬間跳變引起的。
圖5是仿真結果,紅線(xiàn)代表Vbias電壓,藍線(xiàn)代表單端模式的負載端輸出(在耦合電容之后,如圖1的左邊電路,Co=220uF,RL=16Ω)。如果Vbias跳變得緩慢,“POP”沖擊就會(huì )減小(如圖6所示),此時(shí)的沖擊脈沖變寬,幅度有所下降,“POP”聲也變小了。使Vbias的上升、下降過(guò)程變緩,就可增加基準電壓的跳變延時(shí)。假定濾波電容的充放電電流是個(gè)常數,可把這個(gè)過(guò)程簡(jiǎn)化成一階RC模型,根據公式(1),可計算出電壓從0上升到Vbias/2,或者從Vbias/2下降到0所需的時(shí)間。
tdalay=0.69*R*C (1)
圖6:Vbias跳變變緩后,“POP”噪聲的仿真波形。
|
因此,增大Vbias的濾波電容可以減緩直流基準電壓的上升、下降速度,起到減少“POP”噪聲的作用。圖7是增大電容后,基準電壓跳變變緩的效果,其中紅線(xiàn)代表電源電壓Vdd,藍線(xiàn)代表Vbias電壓(假設Vdd=5.0V,Vbias=2.5V)。
有些音頻芯片集成了一個(gè)固定的延時(shí)電路單元,上電后需要經(jīng)過(guò)一段固定延時(shí),Vbias才開(kāi)始緩慢上升到穩定狀態(tài),此時(shí)從低電壓到高電壓的上升延時(shí)時(shí)間為tpLH。當芯片掉電時(shí),集成電路的實(shí)現方式使其很難再延時(shí)一段時(shí)間才開(kāi)始下降,但是仍可以增大從高電壓到低電壓的下降延時(shí)時(shí)間tpHL,以達到更好的抑制效果,此時(shí)只需使放電時(shí)的等效電阻大于充電時(shí)的等效電阻即可。圖8顯示了MAX9890 的Vbias變化時(shí)序。
圖7:耦合電容不同時(shí)的“POP”沖擊波形。
|
tpLH=0.69*Rcharge*CBIAS (2)
tpHL=0.69*Rdischarge*CBIAS (3)
需要注意的是,濾波電容過(guò)大會(huì )使芯片的建立時(shí)間變長(cháng),使人感覺(jué)聲音“久久”沒(méi)有輸出。另外,電容過(guò)大還會(huì )使音頻系統的重要指標??總諧波失真+噪聲(THD+N)變差。這里不解釋詳細原因,取值時(shí)請參考相應的數據手冊并進(jìn)行折衷選擇。
減小輸出端的耦合電容
對于單端的輸出結構,在單電源系統中通常需要接一個(gè)電容(如圖1所示)。這個(gè)電容的作用是:(1)隔斷直流基準電壓Vbias。如果沒(méi)有隔直,直流電壓會(huì )直接流過(guò)后面的揚聲器線(xiàn)圈,使紙盆平衡位置偏向一端,若Vbias過(guò)大還可能損壞線(xiàn)圈。(2)耦合交流音頻信號。它與揚聲器負載構成了一階高通濾波器(HPF),根據公式(4),電容的大小與低頻處的截止頻率fc有關(guān)。
fc=1/(2π*RL*Co) (4)
圖8:MAX9890的Vbias變化時(shí)序。
|
電容Co越大,截止頻率fc則越低,這意味著(zhù)更低的頻率也可耦合到負載上去(見(jiàn)圖9)。
減小Co的容值可使“POP”沖擊的幅度變小、脈沖寬度變窄。由于“POP”沖擊的頻譜能量大都在高頻,減小Co的容值同樣可以減少可聞噪聲。圖10顯示了電容Co分別為10uF、47uF、100uF、220uF時(shí)的“POP”沖擊情況?梢钥闯,當Co減小到一定值后,再減小該值,噪聲抑制效果提高得很少。但根據公式(4),減少電容值可明顯提高截止頻率fc(如圖9所示),因此設計工程師必須權衡,作出一個(gè)折衷選擇。
當然,有的芯片具有低音增強特性,可在外部反饋回路中通過(guò)增加一個(gè)零點(diǎn)的方法,來(lái)使低頻部分的增益大于通帶內的增益。比如對于LM4838器件來(lái)說(shuō),調整電容Cbs的大小就可以調整增益拐點(diǎn)在頻率上的位置(見(jiàn)圖11)。
用恰當的操作來(lái)抑制“POP”噪聲
圖9:不同耦合電容下的頻率響應特性(RL=16Ω)。
|
在音頻功率放大器芯片上常常有MUTE、STB(Standby)管腳。當MUTE信號有效時(shí),芯片內部將輸入端短接到地,其它電路保持正常工作;而當STB信號有效時(shí),則關(guān)斷音頻電路靜態(tài)時(shí)最耗電的Vbias偏置電路。對采用CMOS工藝的音頻電路而言,關(guān)斷Vbias偏置電路后的靜態(tài)電流主要是MOS管的亞閾值電流,即MOS管的漏電流(微安級),管子的閾值電壓越小,此電流值越大。由以上討論可知,若單獨使用STB,由于Vbias的瞬變,難免會(huì )引起“POP”噪聲。如果將這兩個(gè)管腳按一定順序正確使用,則可有效地抑制開(kāi)關(guān)機噪聲(見(jiàn)圖12)。芯片上電時(shí),先使MUTE、STB有效,待電源穩定后,先釋放STB,再釋放MUTE。掉電操作時(shí),在準備掉電之前先使MUTE有效,然后再使STB有效,直到Vdd變?yōu)?。這是因為通常由MUTE操作引起的“POP” 噪聲要小于STB操作引起的“POP” 噪聲。
圖10:耦合電容不同時(shí)的“POP”沖擊波形。
|
圖12容易使人產(chǎn)生這樣一個(gè)誤解:STB的操作全被MUTE的作用所覆蓋,是否不需要STB也可以抑制噪聲呢?答案是肯定的,無(wú)論STB是什么狀態(tài),若只使用MUTE且按照圖12的順序執行,的確可以抑制“POP”聲。但需要注意的是,芯片在上電過(guò)程中(從0到Vdd),電源只需要達到某個(gè)小于Vdd的電壓值,Vbias就會(huì )從0跳變到Vdd/2。此時(shí)電源還未穩定,Vdd會(huì )通過(guò)輸出驅動(dòng)管對負載產(chǎn)生一個(gè)無(wú)法預測的隨機沖擊噪聲。如果此時(shí)Vbias還未建立(仍為0V),則該隨機沖擊噪聲的影響很小,至少采用圖12的操作可以抑制電源瞬變沖擊引起的“POP”噪聲。等電源穩定后,Vbias帶來(lái)的沖擊也只是由從0到Vdd/2(而不是從0到Vdd)的電源跳變引起的。但實(shí)際的情況比較復雜,有些芯片的輸入端的直流基準與輸出端的直流基準是兩個(gè)獨立的電壓,當STB有效時(shí),輸出端的Vbias并不跳變;還有些芯片在MUTE有效時(shí)是將輸出端短接到地。即使MUTE為有效狀態(tài),也只是將輸入端接地,輸出端的Vbias沖擊仍然會(huì )通過(guò)耦合電容Co傳遞到負載。無(wú)論情況怎樣,從抑制噪聲的角度考慮,設計工程師總是希望輸出端的Vbias變化緩慢,最好是保持不變且始終為0V。
使用外部的靜音(MUTE)電路
圖11:LM4838 低音增強特性,(a)典型的應用原理圖;(b)不同Cbs值的頻率響應。
|
從以上討論可知,芯片上電、掉電時(shí)出現的“POP”噪聲是比較難解決的。事實(shí)上也的確如此,沒(méi)有Vdd可能意味著(zhù)整個(gè)系統同時(shí)失去電源,MCU不能工作,I/O狀態(tài)失去控制,也無(wú)法完成圖12所示的操作。但是,仍有一些方法可以解決這個(gè)難題,例如使用外部的靜音電路,此時(shí)上面提到的“減小‘POP’聲,就是要避免直流瞬變”的思路仍然可用。因此這個(gè)靜音電路應該具有如下功能:(1)上電時(shí),在Vdd開(kāi)始上升之前,輸出一個(gè)穩定的有效信號(假設為高電平)來(lái)驅動(dòng)MUTE和STB管腳;(2)掉電時(shí),在Vdd開(kāi)始下降之前,輸出一個(gè)穩定的有效信號(假設為高電平)來(lái)驅動(dòng)MUTE和STB管腳。
圖13所示的電路基本可以滿(mǎn)足以上兩個(gè)要求。當+12V上電時(shí),電荷通過(guò)D1到達Q1的e極,也通過(guò)R1、R2到達Q1的b極。由于電荷需要對C2充電,所以Q1的b極在上電剛開(kāi)始的一段時(shí)間trise內比e極低一個(gè)閾值電壓,此時(shí)Q1導通,在c極輸出一段時(shí)間的高電平信號MUTE_OUT1。圖14為外部靜音電路的仿真結果。
圖12:上電、掉電時(shí)MUTE與STB的正確時(shí)序。
|
當+12V突然掉電時(shí),C2通過(guò)D2迅速放電,此時(shí)D2正向導通,將R1短路并形成放電回路。因為C2容值小,儲存電荷少,所以放電時(shí)間常數ttailrise。C1儲存的電荷不能通過(guò)D1釋放,所以Q1的e、b極又出現了壓差,使Q1導通并再次輸出高電平。一旦電源穩定后,Q1的b極電壓略高于e極,則Q1截止,MUTE_OUT1處于高阻狀態(tài)。
實(shí)際的應用系統一般會(huì )有多組電源同時(shí)存在,由于電壓不同、負載的輕重不同以及所并聯(lián)的去耦電容不同,每組電源的上升、下降時(shí)間會(huì )有差異。這種現實(shí)的差異正是圖13電路的工作前提:將上電、掉電時(shí)間短的電源放到+12V處,將上升相對較慢的電源作為音頻Vdd。這一點(diǎn)需要特別強調。
下面介紹圖13電路的參數優(yōu)化方法。圖15顯示了外部靜音電路中A、B、C三點(diǎn)的電壓變化情況。在上電、掉電回路有一個(gè)公用的器件C2,C2的取值要合適,目的是實(shí)現ttailrise?梢酝ㄟ^(guò)加大充電回路中的電阻R1并減小放電回路中二極管D2的正向電阻,來(lái)加大這兩個(gè)時(shí)間的大小差別。二極管是半導體器件,其正向電阻是非線(xiàn)性的,阻值與流過(guò)的正向電流有關(guān)。
圖13:外部的靜音電路。
|
RFOR=Φr/(IFOR+IS) (5)
其中,Φr=kT/q=26mV@T=300K,它是一個(gè)與溫度有關(guān)的電壓常數;IS為飽和電流,是一個(gè)與結面積有關(guān)的常數。從公式(5)可看出,正向電阻隨正向電流的增大而減小。這里使用系統中較高的電壓+12V作為靜音電路的電源,是為了增加二極管D1的放電電流。在C2充電的過(guò)程中,有兩個(gè)電流對其充電,其中一個(gè)電流來(lái)自+12V并經(jīng)過(guò)R1,其上升時(shí)間(從10%到90%)為:
trise=2.2*Rcharge*C (6)
將R1、C2帶入公式(6)計算出上升時(shí)間為10.34秒。但實(shí)際上的上升時(shí)間并沒(méi)有這么長(cháng),其原因是還有另一個(gè)來(lái)自Q1的b極的充電電流。Q1導通時(shí),B點(diǎn)的電壓等于A(yíng)點(diǎn)電壓減去發(fā)射結壓降,大約為10.6V,集電結也正偏,管子處于飽和狀態(tài),因此Q1的b極流出的電流通過(guò)R2對C2充電,加速了C點(diǎn)電壓的上升。
圖14:外部靜音電路的仿真波形。
|
+12V電壓穩定后,Q1的e、b電壓差減小,管子逐漸截止,MUTE_OUT1輸出為高阻狀態(tài),集電極開(kāi)路。當系統突然掉電時(shí),C點(diǎn)電壓突然下降到0.7V(D2的壓降),e、b端又出現了壓差,導致Q1導通,c極輸出有用的高電平信號。這時(shí)C1中儲存的電荷只能通過(guò)Q1、R2、D2釋放,為了延長(cháng)這個(gè)放電過(guò)程,可以適當增加R2的阻值,但阻值過(guò)大會(huì )使b極電流減小,使管子的驅動(dòng)能力變差。
在系統正常工作時(shí),MUTE信號的開(kāi)關(guān)可以使用MCU I/O端口作為普通的邏輯信號。為增強驅動(dòng)能力,該端口的信號常常經(jīng)過(guò)PNP晶體管反相后輸出MUTE_OUT2(見(jiàn)圖16),這樣當MUTE0為低時(shí),反相后的高電平MUTE_OUT2來(lái)自?xún)蓚(gè)電阻的分壓,即R5與Q2的e、c極飽和電阻Rbe,由于Rbe<
圖15:靜音電路中A,B,C各點(diǎn)的電壓變化。
|
另外,來(lái)自MCU的MUTE0為低電平有效,在MCU上電、掉電的過(guò)程中,I/O的電平是未知的。如果用工具進(jìn)行仿真,該端口在復位完成之前是一個(gè)不確定狀態(tài)(邏輯值為“X”)。事實(shí)上,在實(shí)際的電路里并沒(méi)有“X”值,而只有“1”和“0”。幸運的是,在筆者使用過(guò)的一些51系列MCU中,在這一段所謂的‘失控’時(shí)間里,I/O端口始終輸出一個(gè)穩定的“L”電平。
MUTE_OUT2與上述的MUTE_OUT1形成“或”的邏輯關(guān)系,共同作用于MUTE管腳。對于輸出功率不大的音頻放大器,還常常用一個(gè)NPN晶體管在輸出端與地之間形成一個(gè)開(kāi)關(guān),當估計可能出現“POP”噪聲時(shí),將此開(kāi)關(guān)閉合,而當需要輸出時(shí),將此開(kāi)關(guān)斷開(kāi)(如圖17所示)。
圖17:兩個(gè)MUTE形成“與”的邏輯關(guān)系。
圖16:使用MCU I/O端口作為第二個(gè)MUTE信號。
|
這里只強調一點(diǎn):要減小Q3閉合時(shí)的c、e間的電阻,就要從b極輸入更多的電流,使其飽和深度加大,而且還要選擇合適的R7阻值。由于Q3的c極是接在耦合電容之后,左右通道輸出(OUT_L/OUT_R)可以為負值,所以為在正常工作時(shí)保證Q3可靠地截止,R6的另一端可以考慮接到更低的負電平上,同時(shí)使用較大的阻值以免影響Q3的飽和效果。如果輸出功率很大,可考慮用物理隔離的繼電器代替Q3。
雖然以上提到了5種解決“POP”噪聲的方法,但它們并不是孤立的。對于實(shí)際應用中碰到的問(wèn)題,要找到產(chǎn)生”POP”聲的主要原因,另外還要綜合考慮,選擇最有針對性的、最經(jīng)濟的解決方法。
作者:王玉
圖17:兩個(gè)MUTE形成“與”的邏輯關(guān)系。
|
|