引言
由于計算機工業(yè)朝著(zhù)能在1V下提供高達200A電流的DC-DC轉換器進(jìn)發(fā)，因此，PCB布線(xiàn)技術(shù)需要滿(mǎn)足這個(gè)極具挑戰性的新興轉換器的要求。為了比較各種布線(xiàn)缺陷的影響，我們重點(diǎn)研究電路中寄生電感的影響，尤其是那些與開(kāi)關(guān)MOSFET的源、漏、柵極相關(guān)的寄生電感。我們構建了一個(gè)用于測試DC-DC轉換器的PCB，該轉換器可輸入12V DC并將其轉換為1.3V，輸出電流高達20A。我們使用插件板 (plug-in board) 進(jìn)行組裝，可以隨時(shí)分別或同時(shí)改變每個(gè)MOSFET電極處的電感（圖1）。我們選擇將電感數值作為專(zhuān)門(mén)設計的2英寸插件板總體電感的百分比，而非實(shí)際數值，因為布線(xiàn)人員只知道特定跡線(xiàn)的長(cháng)度而未必知道其電感的數值。
試驗設計
我們使用轉換器效率來(lái)度量這些寄生電感的影響。這是因為效率是測量DC-DC轉換器性能的標準指標。試驗分為如下部分：
- 調節M(mǎn)OSFET漏、源和柵極的各個(gè)電感值的比例系數，用測量其轉換效率的結果來(lái)觀(guān)察對同步整流器的影響。
- 通過(guò)上述任意兩項的組合，以了解它們之間的相互關(guān)系。
- 電感測試板具有43nH的電感量，一般被設置為 0%、25%、50%和100%。
在我們進(jìn)行的試驗中，電感測試板上的寄生電阻影響很小，可忽略。由于寄生電感的有害影響與頻率有關(guān)，所以我們是在三種預置開(kāi)關(guān)頻率下進(jìn)行試驗：300kHz、600kHz和1MHz。這樣我們就可以認識到在未來(lái)將設計從正常開(kāi)關(guān)頻率轉移至更高頻率時(shí)對設計有何重要性。
大家都知道在功率電路中，所有跡線(xiàn)的長(cháng)度必須保持最短，以避免電壓和電流的振鈴現象、降低電路板的總EMI，并避免對電路中“較穩定”組件造成負面影響(特別是對模擬控制電路和相關(guān)組件)。另外，參考資料顯示控制MOSFET的源極電感對于源極電流下降時(shí)間的增加有著(zhù)非線(xiàn)性影響，從而造成更大的功耗和更低的轉換效率 (見(jiàn)圖2)。
圖2中CH1是高端 (HS) MOSFET M1的柵極-接地處電壓。Ch2是同圖中HS MOSFET M1的源極-接地處電壓。圖2中M1跡線(xiàn)Ch1-Ch2的計算值，表示HS MOSFET的柵-源電壓。Ch3和Ch4分別是M2和M1的漏電流。
除上述現象外，源電感還會(huì )在開(kāi)關(guān)節點(diǎn)處造成振鈴。
柵極和漏極電感在兩個(gè)電極上均會(huì )引起振鈴，并造成進(jìn)一步的損耗。每個(gè)循環(huán)相關(guān)的損耗P1可計算為
1/2×I2×L×fs
此處I是電感中的電流；L是寄生電感；fs是開(kāi)關(guān)頻率，此時(shí)存儲在寄生電感器中的所有能量在振鈴過(guò)程中被耗散（見(jiàn)圖3）。
圖3 描述典型漏極寄生電感中的振蕩電流和電壓。注意在下一個(gè)開(kāi)關(guān)周期開(kāi)始之前電流和電壓波形趨向于零。儲存在電感器中的能量被轉換為相關(guān)寄生電阻的熱量。
最后，對于兩個(gè)或以上并聯(lián)MOSFET的情況，源極電感的不平衡會(huì )導致電流分布不平衡，進(jìn)而造成更大的損耗，使效率更低。
試驗電路及電路板
所使用的電路是工作于開(kāi)環(huán)的同步整流拓撲。這是為了排除控制環(huán)路可能對電路性能造成的任何影響，并讓我們將注意力集中到功率的轉換效率中，尤其是MOSFET的性能。我們知道高電感狀況下會(huì )產(chǎn)生嚴重的振鈴，尤其是在開(kāi)關(guān)節點(diǎn)處。選用柵極驅動(dòng)器IC，能夠在不造成不良影響的情況下承受這種振鈴。這種四層電路板使用了兩盎司的銅材料，內部?jì)蓪訛榻拥貙雍碗娫磳�。布線(xiàn)時(shí)應留意優(yōu)良布線(xiàn)的所有規則。
柵極電感的影響
效率是作為柵極電感和開(kāi)關(guān)頻率函數。從圖中可知：
- 開(kāi)關(guān)頻率為300kHz時(shí)柵極電感對效率的影響很小。
- 開(kāi)關(guān)頻率為600kHz時(shí)，柵極電感的影響明顯多了，在20A下效率有1.2%的變化。
- 在1MHz下，效率的惡化幾乎完全消失。我們沒(méi)有研究這個(gè)原因，可以猜想50%的可能性是共振的因素去抵消它的損耗。應進(jìn)一步研究MOSFET柵極驅動(dòng)的共振現象。
- 我們觀(guān)察到柵極電感對于控制和同步MOSFET的效率影響甚微。
源極電感的影響
源極電感對效率有著(zhù)更明顯的影響。某些情況下，在達到最大電流之前我們不得不中止試驗，因為MOSFET的溫度大于130℃。圖5所示為控制MOSFET的研究結果，仔細檢查這些結果可知：
- 頻率為300kHz，電感為100%時(shí)，DC-DC轉換器不能在20A全電流狀態(tài)下運行，因為MOSFET的溫度超過(guò)130℃。在50%電感，頻率為600kHz和1MHz 條件下也可發(fā)現同樣的情況。
- 觀(guān)察到由于源極電感引起的效率惡化是比沒(méi)有源極電感的情況更為嚴重。當電感為50%，電流15A時(shí)，即便在300 kHz的開(kāi)關(guān)頻率下效率也會(huì )降低7%。當電感為100%時(shí)，效率惡化為11%。
- 在 600kHz和1MHz的開(kāi)關(guān)頻率下，其影響與沒(méi)有源極電感的情況相比更加明顯，效率惡化也更為嚴重（見(jiàn)圖5）。
- 明顯地，即便是最小的源極電感也會(huì )降低效率，尤其是切換頻率≥600kHz時(shí)。
漏極電感的影響
漏極電感會(huì )引起嚴重的振鈴，可能足以導致MOSFET在極限條件下?lián)舸?(圖3)。它亦對效率有不利影響。
圖6所示效率是指不同頻率下負載電流和漏極電感的函數。此外，可觀(guān)察到如下結果：
- 當電流為15A時(shí)，在300kHz和50%電感條件下我們就不得不中止試驗，因為MOSFET的溫度超過(guò)130℃。在同樣頻率，100%電感的條件下，我們無(wú)法得到任何讀數，因為振鈴太過(guò)嚴重。
- 在300kHz、12A條件下，漏極電感的50%比0%的效率將減少7%。由于MOSFET溫度過(guò)高，15A以上便無(wú)法進(jìn)行試驗。
- 在600kHz，12.5A條件下，漏極電感的50%比0%的效率將減少8.5%。由于MOSFET溫度過(guò)高，12.5A以上便無(wú)法進(jìn)行試驗。
- 在1MHz時(shí)，由于MOSFET溫度過(guò)高，5A以上便無(wú)法進(jìn)行試驗。
柵-源極電感的影響
較大的源極電感會(huì )使效率明顯減小 (見(jiàn)圖5和圖7)。
前面(見(jiàn)圖4)已顯示出效率對柵極電感的基本依賴(lài)關(guān)系。當結合小源極電感時(shí)，其整體狀況就相當清楚——較大的柵極電感必然造成較大的功率損耗。為了理解圖7所示的關(guān)系，我們進(jìn)行了仿真 (見(jiàn)圖8)。
該結果的解釋需要進(jìn)一步研究�，F在我們可以說(shuō)明，在電路板合理的電感值范圍內，漏極和源極電感必須減小，以確保高的轉換器效率。該仿真得出如下結果：
柵極和源極電感與MOSFET的柵源電容產(chǎn)生共振。HS-FET關(guān)斷柵-源時(shí)，電容通過(guò)這些電感路徑放電。MOSFET關(guān)斷后，電感將迫使柵極電流繼續流動(dòng)并對柵-源電容進(jìn)行反向充電。該充電將再次以相同方式放電并使HS-FET的柵-源電壓反向。根據減幅的情況，HS-FET可再次導通并出現巨大的短路現象。在如此高的柵極電感下，該影響變得嚴重。在某些情況下，甚至可以見(jiàn)到第二短路影響。作為這一共振電路的部分，源極電感還可以第二種方式發(fā)生作用。當發(fā)生短路電流時(shí)，源電感可限制短路電流的di/dt (電流隨時(shí)間的變化率)，從而限制損耗。源極電感還會(huì )對柵源電壓造成負反饋，并限制短路。在寄生柵極電感高的情況下，尤其會(huì )發(fā)生這些影響。為了獲得高效率，應該通過(guò)設計避免這種影響，即必須仔細設計將柵極電感降至最小。
源極 HS - 源極LS電感的影響
我們研究了寄生源極電感的位置對效率的影響。結果在相同數值的寄生源極電感回路中，控制FET將比同步FET對其效率的影響更大 (見(jiàn)圖9)。
這種現象的原因在于慢速開(kāi)關(guān)控制FET引起了額外的開(kāi)關(guān)損耗，因為在變換過(guò)程中控制FET的VDS較同步FET高 (同步FET的正向電壓降小)。此外，寄生電感對FET柵-漏電壓的反饋對總體HS-FET漏電流造成重要影響。通過(guò)比較，寄生源極電感對LS-FET漏電流的影響只是局部，這是因為可通過(guò)同步FET的體二極管對其進(jìn)行旁路。
并聯(lián)MOSFET的影響
當MOSFET并聯(lián)時(shí)，很多情況下每個(gè)單獨的MOSFET回路不可能具有相同的寄生現象。我們已經(jīng)研究了MOSFET漏極回路中的額外電感對于效率的影響。
從(見(jiàn)圖10)中，我們觀(guān)察到寄生電感的差異越大，效率下降得越大。引出的問(wèn)題是：“如何優(yōu)化設計？”換句話(huà)說(shuō)，使兩個(gè)MOSFET具有相同大的寄生電感，是否比保持原狀好？
結論
我們通過(guò)試驗顯示寄生電感對于DC-DC轉換器中開(kāi)關(guān)MOSFET效率的有害影響。 結論如下：
- 源極電路中電感的影響最為嚴重，其次是漏極電路中的類(lèi)似電感。
- 在我們的試驗板中，我們沒(méi)有發(fā)現與柵極電路電感相關(guān)的嚴重影響。
- 效率的降低與轉換器的切換頻率有密切關(guān)系。
- 效率的降低與負載電流有很大關(guān)系。在源極和漏極電路存在寄生電感的情況下，負載電流越大，效率下降越多。
- 在現今DC-DC轉換器應用中，進(jìn)行功率系統PCB布線(xiàn)時(shí)要特別小心，在開(kāi)關(guān)MOSFET周?chē)刃枳⒁狻?/font>
- 使用多層板的優(yōu)點(diǎn)之一便是通過(guò)匯集盡可能多的層板中的電流，減小寄生電阻和電感。這樣可降低電阻損耗和寄生電感造成的損耗。
- 在設計高頻DC-DC轉換器時(shí)，存在許多與源極和漏極電路相關(guān)的寄生電感問(wèn)題。首先是封裝電感，可行的做法是使用新近推出的低電感封裝，用于封裝開(kāi)關(guān)MOSFET。第二項是PCB寄生電感，必須使用多層PCB并使跡線(xiàn)電感降至最小，以控制損耗。這樣設計人員便可以使用較少的幾個(gè)電容獲得更快速的動(dòng)態(tài)響應，并成功實(shí)現高頻設計。
- 應該將無(wú)法通過(guò)設計來(lái)避免的寄生電感移至同步FET回路中，因為同步FET中的電感對于總體效率的影響比控制FET回路中電感的影響小。備注：在低占空比的情況下，同步FET回路中的寄生電阻會(huì )顯著(zhù)降低效率。需要在設計 (跡線(xiàn)寬度、銅層厚度、有效的回路范圍、偏置等) 中作出復雜的折中平衡。
- 最好避免并聯(lián)MOSFET。替換MOSFET并聯(lián)的方法是增加額外的相位或使用更好的MOSFET。如果并聯(lián)不可避免，對于并聯(lián)的MOSFET，在設計上必須保證電氣對稱(chēng)，以獲得相同的電流分配和相同的開(kāi)關(guān)時(shí)間。
|
