數字信號處理芯片(DSP) 具有高性能的CPU(時(shí)鐘性能超過(guò)100MHZ)和高速先進(jìn)外圍設備，通過(guò)CMOS處理技術(shù)，DSP芯片的功耗越來(lái)越低。這些巨大的進(jìn)步增加了DSP電路板設計的復雜性，并且同簡(jiǎn)單的數字電路設計相比較，面臨更多相似的問(wèn)題。
以下是DSP硬件設計的一些注意事項,各位同仁可以參考。
時(shí)鐘電路選擇原則
1,系統中要求多個(gè)不同頻率的時(shí)鐘信號時(shí),首選可編程時(shí)鐘芯片;
2,單一時(shí)鐘信號時(shí),選擇晶體時(shí)鐘電路;
3,多個(gè)同頻時(shí)鐘信號時(shí),選擇晶振;
4,盡量使用DSP片內的PLL,降低片外時(shí)鐘頻率,提高系統的穩定性;
5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片內無(wú)振蕩電路,不能用晶體時(shí)鐘電路;
6,VC5401、VC5402、VC5409和F281x等DSP時(shí)鐘信號的電平為1.8V,建議采用晶體時(shí)鐘電路
未用的輸入/輸出引腳的處理
1,未用的輸入引腳不能懸空不接,而應將它們上拉活下拉為固定的電平
1)關(guān)鍵的控制輸入引腳,如Ready、Hold等,應固定接為適當的狀態(tài),Ready引腳應固定接為有效狀態(tài),Hold引腳應固定接為無(wú)效狀態(tài)
2)無(wú)連接(NC)和保留(RSV)引腳,NC 引腳：除非特殊說(shuō)明,這些引腳懸空不接,RSV引腳：應根據數據手冊具體決定接還是不接
3)非關(guān)鍵的輸入引腳,將它們上拉或下拉為固定的電平,以降低功耗
2,未用的輸出引腳可以懸空不接
3,未用的I/O引腳:如果確省狀態(tài)為輸入引腳,則作為非關(guān)鍵的輸入引腳處理,上拉或下拉為固定的電平;如果確省狀態(tài)為輸出引腳,則可以懸空不接
為什么要片內RAM大的DSP效率高?
目前DSP發(fā)展的片內存儲器RAM越來(lái)越大,要設計高效的DSP系統,就應該選擇片內RAM較大的DSP。片內RAM同片外存儲器相比,有以下優(yōu)點(diǎn)：
1)片內RAM的速度較快,可以保證DSP無(wú)等待運行。
2)對于C2000/C3x/C5000系列,部分片內存儲器可以在一個(gè)指令周期內訪(fǎng)問(wèn)兩次,使得指令可以更加高效。
3)片內RAM運行穩定,不受外部的干擾影響,也不會(huì )干擾外部。
4)DSP片內多總線(xiàn),在訪(fǎng)問(wèn)片內RAM時(shí),不會(huì )影響其它總線(xiàn)的訪(fǎng)問(wèn),效率較高。
如何編寫(xiě)DSP外部的Flash?
DSP的外部Flash編寫(xiě)方法：
1.通過(guò)編程器編寫(xiě)：將OUT文件通過(guò)HEX轉換程序轉換為編程器可以接受的格式,再由編程器編寫(xiě)。
2.通過(guò)DSP軟件編寫(xiě)：您需要根據Flash的說(shuō)明,編寫(xiě)Flash的編寫(xiě)程序,將應用程序和編寫(xiě)Flash的程序分別load到RAM中,運行編寫(xiě)程序編寫(xiě)。
DSP外接存儲器的控制方式
對于一般的存儲器具有RD、WR和CS等控制信號,許多DSP(C3x、C5000)都沒(méi)有控制信號直接連接存儲器,一般采用的方式如下：
1.CS有地址線(xiàn)和PS、DS或STRB譯碼產(chǎn)生;
2./RD=/STRB+/R/W; 3./WR=/STRB+R/W。
5V/3.3V如何混接?
DSP的發(fā)展同集成電路的發(fā)展一樣,新的DSP都是3.3V的,但目前還有許多外圍電路是5V的,因此在DSP系統中,經(jīng)常有5V和3.3V的DSP混接問(wèn)題。在這些系統中,應注意：
1)DSP輸出給5V的電路(如D/A),無(wú)需加任何緩沖電路,可以直接連接。
2)DSP輸入5V的信號(如A/D),由于輸入信號的電壓>4V,超過(guò)了DSP的電源電壓,DSP的外部信號沒(méi)有保護電路,需要加緩沖,如 74LVC245等,將5V信號變換成3.3V的信號。
3)仿真器的JTAG口的信號也必須為3.3V,否則有可能損壞DSP。
DSP工作的基本條件：
1)DSP電源和地連接正確。
2)DSP時(shí)鐘正確。
3)DSP的控制信號RS和HOLD信號接高電平。
4)C2000的watchdog關(guān)掉。
5)不可屏蔽中斷NMI上拉高電平
6)READY引腳上拉高電平 |
