去耦電容的有效使用方法

去耦電容有效使用方法的要點(diǎn)大致可以分為兩種。

本文就以下三點(diǎn)中的“要點(diǎn)1”進(jìn)行介紹，請大家繼續期待今后的文章。

● 要點(diǎn)1：使用多個(gè)去耦電容

● 要點(diǎn)2：降低電容的ESL（等效串聯(lián)電感）

● 其他注意事項

要點(diǎn)1：使用多個(gè)去耦電容

去耦電容的有效使用方法之一是用多個(gè)（而非1個(gè)）電容進(jìn)行去耦。使用多個(gè)電容時(shí)，使用相同容值的電容時(shí)和交織使用不同容值的電容時(shí)，效果是不同的。

使用多個(gè)容值相同的電容時(shí)

下圖是使用1個(gè)22µF的電容時(shí)（藍色）、增加1個(gè)變?yōu)?個(gè)時(shí)（紅色）、再增加1個(gè)變?yōu)?個(gè)（紫色）時(shí)的頻率特性。

如圖所示，當增加容值相同的電容后，阻抗在整個(gè)頻率范圍均向低的方向轉變，也就是說(shuō)阻抗越來(lái)越低。

這一點(diǎn)可通過(guò)思考并聯(lián)連接容值相同的電容時(shí)，到諧振點(diǎn)的容性特性、取決于ESR（等效串聯(lián)電阻）的諧振點(diǎn)阻抗、諧振點(diǎn)以后的ESL（等效串聯(lián)電感）影響的感性特性來(lái)理解。

并聯(lián)的電容容值是相加的，所以3個(gè)電容為66µF，容性區域的阻抗下降。

諧振點(diǎn)的阻抗是3個(gè)電容的ESR并聯(lián)，因此為，假設這些電容的ESR全部相同，則ESR減少至1/3，阻抗也下降。

諧振點(diǎn)以后的感性區域的ESL也是并聯(lián)，因此為，假設3個(gè)電容的ESL全部相同，則ESL減少至1/3，阻抗也下降。

由此可知，通過(guò)使用多個(gè)相同容值的電容，可在整個(gè)頻率范圍降低阻抗，因此可進(jìn)一步降低噪聲。

使用多個(gè)容值不同的電容時(shí)

這些曲線(xiàn)是在22µF的電容基礎上并聯(lián)增加0.1µF、以及0.01µF的電容后的頻率特性。

通過(guò)增加容值更小的電容，可降低高頻段的阻抗。相對于一個(gè)22µF電容的頻率特性來(lái)說(shuō)，0.1µF和0.01µF的特性是合成后的特性（紅色虛線(xiàn)）。

這里必須注意的是，有些頻率點(diǎn)產(chǎn)生反諧振，阻抗反而增高，EMI惡化。反諧振發(fā)生于容性特性和感性特性的交叉點(diǎn)。

所增加電容的電容量，一般需要根據目標降噪頻率進(jìn)行選型。

另外，在這里給出的頻率特性波形圖是理想的波形圖，并未考慮PCB板的布局布線(xiàn)等引起的寄生分量。在實(shí)際的噪聲對策中，需要考慮寄生分量的影響。下一篇文章將介紹第2個(gè)要點(diǎn)。

關(guān)鍵要點(diǎn):

去耦電容的有效使用方法有兩個(gè)要點(diǎn)：

①使用多個(gè)電容

②降低電容的ESL。

使用多個(gè)電容時(shí)，容值相同時(shí)和不同時(shí)的效果不同。