在LDO應用中，會(huì )有一個(gè)輸入輸出壓差范圍的概念，如AMS1117，壓差Dropout Voltage的典型值為1．1V，即：輸入至少比輸出高1．1V的壓降才能支持所需要的輸出。

在之前寫(xiě)過(guò)的一篇文章《LDO與DC－DC 的入門(mén)理解》中，我們可以了解到LDO是靠?jì)炔侩娐贩謮哼_到降壓輸出，而DC－DC則是通過(guò)“斷續的供給”達到降壓輸出。那么，DC－DC降壓電路輸入和輸出是否需要壓差呢？思考一個(gè)場(chǎng)景：某款Buck芯片自身工作電壓范圍為2．7－5．5V，現需要該芯片輸出3．3V／2A。當正常輸入5V時(shí)，該芯片可滿(mǎn)載輸出3．3V，當輸入電壓只有3．5V時(shí)，該芯片是否還能正常輸出3．3V／2A呢？

該問(wèn)題本質(zhì)其實(shí)是DC－DC降壓電路中，在輸入輸出規格內，芯片占空比是否受限、導通損耗的問(wèn)題。理論上，但芯片的開(kāi)關(guān)周期達到100％時(shí)，DC－DC其實(shí)是一個(gè)“直通”狀態(tài)，即輸出電壓等于輸入電壓，當然，真實(shí)的應用中，芯片的占空比不會(huì )達到完整的100％，而且由于芯片里集成或外置的MOSFET的導通內阻以及輸出電感上Rdc，實(shí)際輸出電壓與輸入電壓之間會(huì )有一個(gè)壓差。

以JW5092為例，輸入4．7V時(shí)，可輸出3．3V／2A，但當輸入為4．0V的時(shí)候，是否還能滿(mǎn)載輸出？

首先，根據能量守恒，我們可知（Vin－Vout）＊ton＝Vout＊toff，由此

Vout ＝ Vin ＊ D，D為開(kāi)關(guān)周期中，“開(kāi)”的占空比。

考慮，MOS管導通內阻Rds、電感內阻RL，可得：

Vout ＝ Vin ＊ D－ Iout x （Rds（ON） ＋ RL）

查看規格書(shū)——

當Vin ＝ 4V時(shí)，若輸出2A，暫時(shí)忽略電感選型上的內阻差異，則：

由此可知，此時(shí)該當輸入為4．0V的時(shí)候，JW5092無(wú)法滿(mǎn)載輸出3．3V／2A

所以DC－DC降壓電路中，實(shí)際輸出電壓要等于輸入電壓減去Buck芯片里集成或外置的MOSFET的Rds（on）以及輸出電感的Rdc上產(chǎn)生的壓降，包括由于占空比受限導致的無(wú)法滿(mǎn)載輸出。帶載越重，輸出電壓越低。當你的輸入輸出壓差范圍很小，但仍然需要滿(mǎn)載輸出時(shí)，請考慮號稱(chēng)可達100％占空比的芯片！