作者：Kevin Duke 德州儀器

我們今天將討論電阻串 DAC 架構原理 - 電阻串理論！

電阻串 DAC 有時(shí)被稱(chēng)為 Kelvin 分壓器或 Kelvin-Varley 分壓器（以其發(fā)明者命名），是用于 DAC 設計最直接的方法之一。最簡(jiǎn)單的電阻串 DAC 只是一系列相同尺寸的電阻器和每個(gè)電阻器之間的接點(diǎn)。適當的接點(diǎn)可根據應用于 DAC 的數字代碼切換至輸出緩沖器。這種有限開(kāi)關(guān)活動(dòng)可產(chǎn)生極低的干擾能量。在理想情況下，每個(gè)電阻器都會(huì )針對等于 1 LSB 的參考電壓產(chǎn)生壓降。下圖是該架構的簡(jiǎn)單說(shuō)明。

隨著(zhù)電阻串 DAC 中分辨率的提高，設計所需的電阻器數量也在呈指數級增長(cháng)。一個(gè) n 位電阻串 DAC 需要 2n 個(gè)電阻器，因此高分辨率電阻串 DAC 通常需要大型 IC 封裝。這就意味著(zhù) 16 位 DAC 需要 65，536 個(gè)電阻器，18 位需要 262，144 個(gè)，而 20 位則需要 1，048，576 個(gè)電阻器！級聯(lián)分段技術(shù)有時(shí)可用來(lái)減少所需的電阻器數量，但對于我們的用途而言，我們將不考慮分段技術(shù)，因為即使實(shí)施了分段，架構趨勢在應用層面也更傾向于實(shí)用。

每個(gè)電阻器值的精確度可直接決定線(xiàn)性度。如果電阻串中任何一個(gè)電阻器的值不合適，我們就會(huì )在代碼轉換時(shí)發(fā)現相對于該電阻器的不良微分非線(xiàn)性度 （DNL）。此外，所有后續代碼的積分非線(xiàn)性度 （INL） 也會(huì )因為不匹配而產(chǎn)生失調。由于典型電阻串 DAC 設計中的電阻器數量龐大，我們不可能對每個(gè)電阻器都進(jìn)行調整，因此只能接受一定程度上的 DNL 誤差。然而，仍然必須維持良好的 INL 性能，因此可經(jīng)常對各組電阻器實(shí)施區域化調整，以避免調整每個(gè)電阻器，其在以下 INL 圖中呈“階梯”狀。

電阻串 DAC 的一個(gè)額外優(yōu)勢是：從參考輸入看，除了在瞬間代碼轉換階段外，輸入阻抗都可保持恒定。其它數據轉換器架構（尤其是 SAR ADC）具有動(dòng)態(tài)加載條件，需要一個(gè)參考緩沖器，而電阻串 DAC 就沒(méi)這個(gè)必要。然而一般來(lái)說(shuō)，應該對任何參考進(jìn)行緩沖，尤其是在輸入／輸出隨高頻率變化時(shí)。還需要重點(diǎn)關(guān)注的是參考等效輸入阻抗通常都非常高，可使大多數電阻串 DAC 具有極高的電源效率。

電阻串 DAC 設計最終、最微妙的元件是位于串電阻器及接點(diǎn)之前的分壓器。該電阻器電阻等于串中其余電阻器的等效阻抗，能有效將參考輸入減半。這樣做的目的是降低輸出緩沖器的共模輸入要求，并在實(shí)現良好性能的同時(shí)幫助保持低成本。為了對此進(jìn)行補償，輸出緩沖器一般采取 2 倍的非反相增益，盡管有時(shí)反饋電阻器通過(guò)數字控制實(shí)現不同增益。

電阻串 DAC 需要記住的幾個(gè)特性：

簡(jiǎn)化設計，實(shí)現低成本；
低干擾能量；
固有的單調性；
低功耗。

電阻串 DAC 通�？稍诒銛y式電池供電應用中找到用武之地，充分發(fā)揮其低功耗優(yōu)勢。此外，電阻串 DAC 還適用于可充分利用其固有單調特性的閉環(huán)控制系統等應用，以及各種低成本應用，在該應用中 DAC 只為系統提供一些校準特性，而不會(huì )像我們在其它 DAC 應用中可能看到的那樣，擔任“主角”。

如果您對電阻串 DAC 感興趣，請務(wù)必了解一些TI 電阻串 DAC 產(chǎn)品，例如 DAC8562、DAC8560、DAC8568、DAC7678、DAC8411、DAC8718、或 DAC8728 等。