1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大、電流小。

2、從確保足夠的驅動(dòng)電流考慮應當足夠��；電阻小，電流大。

3、對于高速電路，過(guò)大的上拉電阻可能是邊沿變平緩。

綜合考慮以上三點(diǎn)，通常在1k到10k之間選取。下拉電阻亦是如此。

對上拉電阻和下拉電阻的選擇應結合開(kāi)關(guān)管特性和下級電路的輸入特性進(jìn)行設定，主要考慮以下幾個(gè)因素：

1、驅動(dòng)能力與功耗的平衡。以上拉電阻為例，一般來(lái)說(shuō)，上拉電阻越小，驅動(dòng)能力越強，但功耗越大，設計時(shí)應注意兩者之間的均衡。

2、下級電路的驅動(dòng)需求。同樣以上拉電阻為例，當輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

3、高低電平的設定。不同電路的高低電平的門(mén)限電平會(huì )有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時(shí)，開(kāi)關(guān)管導通，上拉電阻和開(kāi)關(guān)管導通電阻分壓值應確保在零電平門(mén)限之下。

4、頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源極之間的電容和下級電路之間的輸入電容會(huì )形成“RC延遲”，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

下拉電阻的設定原則和上拉電阻是一樣的。

OC門(mén)輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設輸入端每端口不大于100uA，設輸出口驅動(dòng)電流約500uA，標準工作電壓是5V，輸入口的高低電平門(mén)限為0.8V（低于此值為低電平）、2V（高電平門(mén)限值）。

選上拉電阻時(shí)：500uAx8.4K= 4.2V，即選大于8.4K時(shí)，輸出端能下拉至0.8V以下，此為很小阻值，再小就拉不下來(lái)了。如果輸出口驅動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。當輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V，即上拉電阻壓降為3V，輸出口可達到2V，此阻值為很大阻值，再大就拉不到2V了。選10K可用（很大壓降/很大電流、很小壓降/很小電流）。

COMS門(mén)的可參考74HC系列。設計時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話(huà)概括為：“輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了”，否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門(mén)限值就不可靠了。

此外，還應注意以下幾點(diǎn)：

A、要看輸出口驅動(dòng)的是什么器件，如果該器件需要高電壓的話(huà)，而輸出口的輸出電壓又不夠，就需要加上拉電阻。

B、如果有上拉電阻，那它的端口在默認值為高電平，你要控制它必須用低電平才能控制，如三態(tài)門(mén)電路三極管的集電極或二極管正極去控制，把上拉電阻的電流拉下來(lái)成為低電平。

C、尤其用在接口電路中，為了得到確定的電平，一般采用這種方法來(lái)保證正確的電路狀態(tài)，以免發(fā)生意外。比如在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個(gè)單片機來(lái)驅動(dòng)，必須設置初始狀態(tài)，防止直通。

電阻在選用時(shí)，選用經(jīng)過(guò)計算后與標準值很相近的一個(gè)。

P0為什么要上拉電阻的原因包括：

1、P0口片內無(wú)上拉電阻。

2、P0為I/O口工作狀態(tài)時(shí)，上方FET被關(guān)斷，從而輸出腳浮空，因此P0用于輸出線(xiàn)時(shí)為開(kāi)漏輸出。

3、由于片內無(wú)上拉電阻，上方FET又被關(guān)斷，P0輸出1時(shí)無(wú)法拉升端口電平。

P0是雙向口，其它P1、P2、P3是準雙向口。之所以稱(chēng)為“準雙向口”是因為在讀外部數據時(shí)要先準備一下。單片機在讀準雙向口的端口時(shí)，先應給端口鎖存器賦1，目的是使FET關(guān)斷，不至于因片內FET導通使端口鉗制在低電平。上下拉一般選10k。