今天我們講ADC的帶寬精度，話(huà)不多說(shuō)，直接進(jìn)入正題↓↓↓
ADC建立時(shí)間精度
一般而言，一個(gè)ADC的內部前端需要在半個(gè)周期或采樣時(shí)鐘周期內建立(0.5/Fs)，這樣才能提供對內模擬信號捕捉的精確表達。因此，對于一個(gè)12位ADC(采樣速率為2.5 GSPS，滿(mǎn)量程輸入范圍為1.3 V p-p)來(lái)說(shuō)，全功率帶寬(FPBW)可通過(guò)下列瞬態(tài)公式推導：
求解t：
代入τ = 1/(2 × π × FPBW)，一個(gè)時(shí)間常數，求解FPBW：
現在，令t = 0.5/Fs，則樣本建立所需的時(shí)間如下(樣本周期為1/Fs)：
這樣會(huì )使ADC內部前端所需的帶寬或FPBW最小。這是轉換器內部前端建立至1 LSB以?xún)炔⒄_采樣模擬信號所需的帶寬。為了滿(mǎn)足這類(lèi)ADC的1 LSB精度要求，這將會(huì )需要花費數個(gè)時(shí)間常數。
一個(gè)時(shí)間常數為24 ps或τ = 1/(2 × π × FPBW)。要了解ADC滿(mǎn)量程范圍內達到LSB尺寸要求所需的時(shí)間常數數量，就需要找出滿(mǎn)量程誤差或%FS。
或者1 LSB = FS/(2N)，其中N = 位數；
或1.3 V p-p/(212) = 317 mV p-p，且%FS = (LSB/FS) × 100 = 0.0244。
通過(guò)描繪歐拉數或eτ，可以繪出一條曲線(xiàn)，以便每次通過(guò)常數都能方便地看出相對誤差。如圖1可見(jiàn)，12位ADC樣本建立至大約1 LSB以?xún)刃钑r(shí)8.4個(gè)時(shí)間常數。
圖1.建立精度與時(shí)間常數的關(guān)系
這樣，設計人員便能估算用于轉換器的最大模擬輸入頻率或采樣帶寬，并依舊建立至1 LSB誤差以?xún)�。超出這個(gè)范圍，則ADC無(wú)法精確表示信號。這可以簡(jiǎn)單定義為：
FMAX = 1/(τ × 時(shí)間常數數量)
或
1/(24 ps × 8.4) = 4.96 GHz
記住，這里表示的是最佳情形，并假定采用單極點(diǎn)ADC前端。并非所有現實(shí)中的轉換器都以這種方式工作，但這是一個(gè)很好的開(kāi)端。
關(guān)于A(yíng)DC帶寬的簡(jiǎn)要說(shuō)明
ADC全功率帶寬不同于定義的轉換器可用帶寬或采樣帶寬，它可以當成是模擬信號輸入運算放大器的全功率帶寬(FPBW)，信號更像是三角波信號，并且輸出端存在大量失真。
FPBW是ADC精確捕捉信號并使內部前端正確建立所需的帶寬(前文示例中為6.62 GHz)。選擇一個(gè)IF并在該范圍內使用轉換器不是一個(gè)好主意，因為系統的性能結果會(huì )大幅改變；在大約5 GHz處，根據轉換器數據手冊中的額定分辨率和性能指標，滿(mǎn)量程帶寬遠高于轉換器自身的最大采樣帶寬。
設計是圍繞采樣帶寬而展開(kāi)的。所有設計都應當避免使用額定全功率帶寬的某一或全部最高頻率部分，否則動(dòng)態(tài)性能(SNR/SFDR)會(huì )下降并大幅改變。為了確定高速ADC的采樣帶寬，應當使用文中的示例，因為這些數據并非總能從數據手冊中獲取。
通常，數據手冊會(huì )規定甚至列出轉換器采樣帶寬內經(jīng)過(guò)生產(chǎn)測試、能夠保證額定性能的頻率。然而，在較老的ADC產(chǎn)品中這些測試頻率在數據手冊中并不總是以FMAX來(lái)定義。今后還需要對行業(yè)中的這些帶寬術(shù)語(yǔ)做出更好的說(shuō)明、定義和測試。 |
