DC-DC的電路比LDO會(huì )復雜很多，噪聲也更大，布局和layout要求更高，layout的好壞直接影響DC-DC的性能，所以了解DC-DC的layout至關(guān)重要。

01 Bad layout

EMI，DC-DC的SW管腳上面會(huì )有較高的dv/dt， 比較高的dv/dt會(huì )引起比較大的EMI干擾；

地線(xiàn)噪聲，地走線(xiàn)不好，會(huì )在地線(xiàn)上面會(huì )產(chǎn)生比較大的開(kāi)關(guān)噪聲，而這些噪聲會(huì )影響到其它部分的電路；

布線(xiàn)上產(chǎn)生電壓降，走線(xiàn)太長(cháng)，會(huì )使走線(xiàn)上產(chǎn)生壓降，而降低整個(gè)DC-DC的效率；

02 一般原則

開(kāi)關(guān)大電流回路盡量短；

信號地和大電流地（功率地）單獨走線(xiàn)，并在芯片GND處單點(diǎn)連接；

① 開(kāi)關(guān)回路短

下圖中紅色LOOP1為DC-DC高邊管導通，低邊管關(guān)閉時(shí)的電流流向；綠色LOOP2的為高邊管關(guān)閉，低邊管開(kāi)啟時(shí)的電流流向；

為使這兩個(gè)回路盡量小，引入更少的干擾，需要遵從如下幾點(diǎn)原則：

電感盡量靠近SW管腳；
輸入電容盡量靠近VIN管腳；
輸入輸出電容的地盡量靠近PGND腳；
使用鋪銅的方式走線(xiàn)；

為什么要這么做？

走線(xiàn)過(guò)細過(guò)長(cháng)會(huì )增大阻抗，大電流在此大阻抗上會(huì )產(chǎn)生比較高的紋波電壓；

走線(xiàn)過(guò)細過(guò)長(cháng)會(huì )增大寄生電感，此電感上耦合開(kāi)關(guān)噪聲，影響DC-DC穩定性，造成EMI問(wèn)題；

寄生電容和阻抗會(huì )增大開(kāi)關(guān)損耗和導通損耗，影響DC-DC效率；

② 單點(diǎn)接地

單點(diǎn)接地，指的是信號地和功率地進(jìn)行單點(diǎn)接地，功率地上會(huì )有比較大的開(kāi)關(guān)噪聲，所以需要盡量避免對敏感小信號造成干擾，如FB反饋管腳。

大電流地：L，Cin，Cout，Cboot連接到大電流地的網(wǎng)絡(luò )；

小電流地：Css，Rfb1，Rfb2單獨連接到信號地的網(wǎng)絡(luò )；

下圖是TI的一個(gè)開(kāi)發(fā)板的layout，紅色為上管開(kāi)時(shí)的電流路徑，藍色為下管開(kāi)時(shí)的電流路徑；如下的layout有如下比較好的優(yōu)點(diǎn)：

① 輸入輸出電容的GND用銅皮進(jìn)行連接，擺件時(shí)，兩者的地盡量放一起；
② DC-DC Ton和Toff時(shí)的電流路徑都很短；
③ 右邊小信號是單點(diǎn)接地，距離比較遠，免受左邊大電流開(kāi)關(guān)噪聲的影響；

TI某開(kāi)發(fā)板的DC-DC PCB layout

03 實(shí)例

如下給出一個(gè)典型DC-DC BUCK電路的layout，SPEC中給出如下幾點(diǎn)：

輸入電容，高邊MOS管，和續流二極管形成的開(kāi)關(guān)回路盡可能小和短；

輸入電容盡可能靠近Vin Pin腳；

確保所有反饋連接短而直接，反饋電阻和補償元件盡可能靠近芯片；

SW遠離敏感信號，如FB；

將VIN、SW，特別是GND分別連接到一個(gè)大的銅區，以冷卻芯片，提高熱性能和長(cháng)期可靠性；

DC-DC BUCK典型電路

layout指導

04 小結一下

DC-DC電路的layout至關(guān)重要，直接影響到DC-DC的工作穩定性和性能，一般DC-DC芯片的SPEC都會(huì )給出layout指導，可參考進(jìn)行設計。

今天的文章內容到這里就結束了，希望對你有幫助。