有經(jīng)驗的電源開(kāi)發(fā)者都知道，在PCB設計過(guò)程中便對EMI進(jìn)行抑制，便能夠在最大程度上在最后的過(guò)程中為EMI抑制的設計節省非常多的時(shí)間。本文將為大家講解PCB當中EMI設計中的規范步驟，感興趣的朋友快來(lái)看一看吧。

IC的電源處理

保證每個(gè)IC的電源PIN都有一個(gè)0.1UF的去耦電容，對于BGACHIP，要求在BGA的四角分別有0.1UF、0.01UF的電容共8個(gè)。對走線(xiàn)的電源尤其要注意加濾波電容，如VTT等。這不僅對穩定性有影響，對EMI也有很大的影響。

時(shí)鐘線(xiàn)的處理

1)建議先走時(shí)鐘線(xiàn)。

2)頻率大于等于66M的時(shí)鐘線(xiàn)，每條過(guò)孔數不要超過(guò)2個(gè)，平均不得超過(guò)1.5個(gè)。

3)頻率小于66M的時(shí)鐘線(xiàn)，每條過(guò)孔數不要超過(guò)3個(gè)，平均不得超過(guò)2.5個(gè)

4)長(cháng)度超過(guò)12inch的時(shí)鐘線(xiàn)，如果頻率大于20M，過(guò)孔數不得超過(guò)2個(gè)。

5)如果時(shí)鐘線(xiàn)有過(guò)孔，在過(guò)孔的相鄰位置，在第二層(地層)和第三層(電源層)之間加一個(gè)旁路電容、如圖2.5-1所示，以確保時(shí)鐘線(xiàn)換層后，參考層(相鄰層)的高頻電流的回路連續。旁路電容所在的電源層必須是過(guò)孔穿過(guò)的電源層，并盡可能地靠近過(guò)孔，旁路電容與過(guò)孔的間距最大不超過(guò)300MIL。

6)所有時(shí)鐘線(xiàn)原則上不可以穿島。下面列舉了穿島的四種情形。

跨島出現在電源島與電源島之間。此時(shí)時(shí)鐘線(xiàn)在第四層的背面走線(xiàn)，第三層(電源層)有兩個(gè)電源島，且第四層的走線(xiàn)必須跨過(guò)這兩個(gè)島.

跨島出現在電源島與地島之間。此時(shí)時(shí)鐘線(xiàn)在第四層的背面走線(xiàn)，第三層(電源層)的一個(gè)電源島中間有一塊地島，且第四層的走線(xiàn)必須跨過(guò)這兩個(gè)島。

跨島出現在地島與地層之間。此時(shí)時(shí)鐘線(xiàn)在第一層走線(xiàn)，第二層(地層)的中間有一塊地島，且第一層的走線(xiàn)必須跨過(guò)地島，相當于地線(xiàn)被中斷。

時(shí)鐘線(xiàn)下面沒(méi)有鋪銅。若條件限制實(shí)在做不到不穿島，保證頻率大于等于66M的時(shí)鐘線(xiàn)不穿島，頻率小于66M的時(shí)鐘線(xiàn)若穿島，必須加一個(gè)去耦電容形成鏡像通路。以圖6.1為例，在兩個(gè)電源島之間并靠近跨島的時(shí)鐘線(xiàn)，放置一個(gè)0.1UF的電容。

當面臨兩個(gè)過(guò)孔和一次穿島的取舍時(shí)，選一次穿島。

時(shí)鐘線(xiàn)要遠離I/O一側板邊500MIL以上，并且不要和I/O線(xiàn)并行走，若實(shí)在做不到，時(shí)鐘線(xiàn)與I/O口線(xiàn)間距要大于50MIL。

時(shí)鐘線(xiàn)走在第四層時(shí)，時(shí)鐘線(xiàn)的參考層(電源平面)應盡量為時(shí)鐘供電的那個(gè)電源面上，以其他電源面為參考的時(shí)鐘越少越好，另外，頻率大于等于66M的時(shí)鐘線(xiàn)參考電源面必須為3.3V電源平面。

時(shí)鐘線(xiàn)打線(xiàn)時(shí)線(xiàn)間距要大于25MIL。

時(shí)鐘線(xiàn)打線(xiàn)時(shí)進(jìn)去的線(xiàn)和出去的線(xiàn)應該盡量遠。盡量避免類(lèi)似圖A和圖C所示的打線(xiàn)方式，若時(shí)鐘線(xiàn)需換層，避免采用圖E的打線(xiàn)方式，采用圖F的打線(xiàn)方式。

時(shí)鐘線(xiàn)連接BGA等器件時(shí)，若時(shí)鐘線(xiàn)換層，盡量避免采用圖G的走線(xiàn)形式，過(guò)孔不要在BGA下面走，最好采用圖H的走線(xiàn)形式。

注意各個(gè)時(shí)鐘信號，不要忽略任何一個(gè)時(shí)鐘，包括AUDIOCODEC的AC_BITCLK，尤其注意的是FS3-FS0，雖然說(shuō)從名稱(chēng)上看不是時(shí)鐘，但實(shí)際上跑的是時(shí)鐘，要加以注意。

ClockChip上拉下拉電阻盡量靠近ClockChip。

I/O口的處理

各I/O口包括PS/2、USB、LPT、COM、SPEAKOUT、GAME分成一塊地，最左與最右與數字地相連，寬度不小于200MIL或三個(gè)過(guò)孔，其他地方不要與數字地相連。

若COM2口是插針式的，盡可能靠近I/O地。

I/O電路EMI器件盡量靠近I/OSHIELD。

I/O口處電源層與地層單獨劃島，且Bottom和TOP層都要鋪地，不許信號穿島(信號線(xiàn)直接拉出PORT，不在I/OPORT中長(cháng)距離走線(xiàn))。

幾點(diǎn)說(shuō)明

A.對EMI設計規范，設計工程師要嚴格遵守，EMI工程師有檢查的權力，違背EMI設計規范而導至EMI測試FAIL，責任由設計工程師承擔。

B.EMI工程師對設計規范負責，對嚴格遵守EMI設計規范，但仍然EMI測試FAIL，EMI工程師有責任給出解決方案，并總結到EMI設計規范中來(lái)。

C.EMI工程師對每一個(gè)外設口的EMI測試負有責任，不可漏測。

D.每個(gè)設計工程師有對該設計規范作修改的建議權和質(zhì)疑的權力。EMI工程師有責任回答質(zhì)疑，對工程師的建議通過(guò)實(shí)驗后證實(shí)后加入設計規范。

E.EMI工程師有責任降低EMI設計的成本，減少磁珠的使用個(gè)數。